JP3644036B2 - 半導体装置の製造方法および半導体製造装置 - Google Patents

半導体装置の製造方法および半導体製造装置 Download PDF

Info

Publication number
JP3644036B2
JP3644036B2 JP52481596A JP52481596A JP3644036B2 JP 3644036 B2 JP3644036 B2 JP 3644036B2 JP 52481596 A JP52481596 A JP 52481596A JP 52481596 A JP52481596 A JP 52481596A JP 3644036 B2 JP3644036 B2 JP 3644036B2
Authority
JP
Japan
Prior art keywords
chamber
processing
transfer
substrate
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52481596A
Other languages
English (en)
Inventor
喜雄 河村
立春 山本
茂夫 森山
佳史 川本
夏樹 横山
史彦 内田
稔 日高
都 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of JP3644036B2 publication Critical patent/JP3644036B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742Mechanical parts of transfer devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

技術分野
本発明は半導体装置の製造装置に係り、特に、異種類の処理室を複数連結した半導体製造装置およびその中での基板の搬送方法ならびに半導体装置に関するものである。
背景技術
半導体装置の製造のため、日本特開平4−63414号公報に記載されているように、搬送室を中心に、洗浄、成膜、エッチング、潜像露光等の複数の処理室を配置し、基板表面の汚染を防ぎ、半導体装置の性能向上を図ることを目的として、大気から隔離された雰囲気下で各種のプロセスを一貫して行うマルチプロセス装置がある。
また、文献月刊Semiconductor World 増刊号「'94最新半導体プロセス技術」237頁〜242頁、特に241頁の図5に記載されているように中央にウエハインターフェース真空中搬送機構室を中心にゲート弁を介して、真空ロードロック室、窒化膜堆積処理室、酸化、アニール処理室、多結晶シリコン膜堆積処理室、ウエハ蒸気洗浄処理室等を備えクラスター構造の熱処理炉が記載され、半導体基板の表面状態を制御した条件で各種異なる雰囲気条件で処理を行う装置がある。
第2図は従来技術の平面概略図である。主に、搬送室21、処理室22、23、24、25、26、27、28、29、基板31の移動授受手段32とから構成されている。第2図aは基板31を載せた移動授受手段32を処理室16に対向させた状態で搬送室21の天蓋を除去した状態を示す。第2図bは移動授受手段32を処理室16内に挿入して基板31を授受する状態で、処理室26の天蓋を除去した状態を示している。搬送室21内の雰囲気は10-6torrの真空圧に保ち、各処理室内は、基板の搬入出の度ごとに、10-8torr程度の高真空圧まで排気して処理室内の処理ガスを排気した後に、搬送室と同じ雰囲気条件に再設定する。
さらに、互いに異なる雰囲気間に基板を搬送する手段として、日本特開昭62−147726号公報に記載のように、基板を保持するホルダを連通路、予備排気室、連通路と経て基板を搬送する手段がある。
発明の開示
上記従来技術のうちマルチプロセス装置では、各処理室間と搬送室との間をゲート弁を介して仕切り、基板搬送の度ごとに処理室内の雰囲気圧力を搬送室内と同等に合わせるための準備時間を必要とし、スループットの低下を招くという問題を有していた。また、基板の交換の度ごとに処理室内の雰囲気条件を設定し直すため、その設定に時間を要したり、処理条件の安定化を図るのに時間を要するという困難な技術課題があった。
さらに、雰囲気の異なる処理室の条件を保ったまま、基板を搬送する従来技術では、処理室や搬送室からの雰囲気ガスが、連通路と基板ホルダとで形成される隙間を漏れ通って、予備排気室に流入しホルダに載った基板を汚染するという技術課題があった。
本発明は上述の課題を解決するためになされたもので、互いに異なる雰囲気条件の搬送室と処理室との間を、両室のそれぞれ異なる雰囲気条件を保持したままで、基板に汚染を与えずに、両室間に相互に基板を搬送可能にする高スループットの半導体製造装置、および、それを実現する基板の搬送方法、さらには、基板汚染の無い高性能な半導体装置を提供することを目的とする。
この目的を達成するために、本発明においては、
互いに隣接し、互いに異なる条件の雰囲気の搬送室から処理室に基板を搬送する方法において、該処理室内の雰囲気条件を保持したまま基板を搬入出し、該基板に所定の処理を施す工程を少なくとも有する。
また、互いに隣接し、互いに異なる条件の雰囲気の搬送室から処理室に基板を搬送する方法において、該基板を包含して可動式のバッファ室内の雰囲気条件を該処理室内の雰囲気条件と合わせて基板を搬入出し、該基板に所定の処理を施す工程を少なくとも有する。
また、互いに隣接し、互いに異なる条件の雰囲気の搬送室から複数の処理室に基板を搬送する方法において、該複数の処理室が共用可能なバッファ室を用いて、基板を該処理室へ搬入出し、該基板に所定の処理を施す工程を少なくとも有する。また、互いに隣接し、互いに異なる条件の雰囲気の搬送室から処理室に基板を搬送する方法において、処理室の開口部に対向して、搬送室内で基板と該基板の搬送授受手段とを搬送室内の雰囲気に対して気密に封じたバッファ空間を形成する工程と、該バッファ空間に対向した該処理室内と同種または同質の雰囲気に該バッファ空間内を設定する給排気工程と、その後に、処理室の遮蔽手段を開け、該基板を該処理室内に搬入して授受する工程と、その後に、該バッファ空間に該搬送授受手段を引き戻し、該処理室を遮蔽する工程と、その後に、該バッファ空間内を該搬送室内と同種または同質の雰囲気に該バッファ空間内を設定する給排気工程と、その後に、別の処理室の開口部に対向して、搬送室内で基板と該基板の搬送授受手段とを搬送室内の雰囲気に対して気密に封じたバッファ空間を形成する工程とを反復することにより、各処理室の雰囲気と搬送室の雰囲気とを互いに独立に維持した状態で基板を順次処理室から別の処理室へと搬送授受する工程とからなる方法で、基板を処理室に挿入する。
また、互いに隣接し、互いに異なる雰囲気条件の少なくとも一つ以上の処理室や搬送室を有する半導体製造装置において、基板の移動授受手段と、基板を載せた状態での該移動授受手段を包含するバッファ手段とを搬送室内に有し、さらに、該バッファ手段を任意の処理室の開口部に対向させ位置決めする駆動手段と、該バッファ手段と該開口部とを気密に接続する気密手段と、該開口部を遮蔽する遮蔽手段と、さらに、該バッファ手段内と該搬送室内、各処理室内とを互いに独立に、排気する排気手段、および、それぞれに所望のガスを互いに独立に供給する供給手段と、さらに、該バッファ手段の駆動制御や該移動授受手段の授受制御、該移動授受手段の移動制御、該気密手段の開閉制御、該遮断手段の開閉制御、該排気手段の排気制御、給気手段の給気制御をそれぞれ行う制御手段を少なくとも有する。
さらに、互いに隣接し、互いに異なる条件の雰囲気の搬送室と種々の処理室を経て製造される半導体装置において、各処理室の雰囲気と搬送室の雰囲気とを互いに独立に維持した状態で基板を順次処理室から別の処理室へと搬送授受して、半導体装置の機能を処理付加することを反復して半導体装置が製造される。
互いに異なる雰囲気条件の搬送室と処理室とを結ぶ開口部に基板を搬入出するに際して、あらかじめ搬送室内の雰囲気と隔離したバッファ手段内で、開口部に対向した処理室内の雰囲気と同種または同質の雰囲気条件下に基板とその移動授受手段とを設定した後に、この処理室の遮断手段を開けて基板を搬入または搬出するので、基板とその移動授受手段とが処理室内と同一の雰囲気条件下に置かれるため、処理室内の雰囲気条件を変えずに基板を搬入出し、処理室から基板を取り出した後に、遮断手段を閉じてバッファ手段内を搬送室内と同一の雰囲気条件に設定した後に、別の処理室にバッファ手段を移動対向させて、バッファ手段内をこの対向した処理室内の雰囲気に合わせる方法を反復するので、任意の処理室と搬送室内との雰囲気条件を互いに独立に維持したままで、基板の搬送操作が行える。
従って、処理室内の雰囲気を搬送室内に合わせること無く基板の搬送が可能となるので、雰囲気条件合わせのための搬送準備時間が不要となる。また、搬送室内や処理室内の雰囲気条件の再設定時間を必要とせず、さらには処理室内の雰囲気処理条件を大きく変える必要が生じないため、プロセス条件を安定に維持でき、さらに、異なる処理室や搬送室からの汚染物質を含んだガスの連通路経由での侵入を防止できるので、信頼性の高い高性能な半導体素子を高い歩留まりと高いスループットで製造可能とする半導体製造装置の実現、および、実現させるための製造方法、さらには、その方法による高性能な半導体装置を安価で提供可能となる。
本発明に係る半導体装置の製造方法においては、複数の処理室や搬送室の互いに異なる雰囲気条件を維持したまま、それぞれの処理室に基板を搬入出できるので、高性能な半導体装置を高い歩留まりとスループットで容易にしかも低コストで提供できるという大きな効果を有している。
【図面の簡単な説明】
第1図は、本発明の一実施例の装置の断面概略図である。
第2図は、従来技術の平面概略図である。
第3図は、本発明と従来技術の比較の模式図である。
第4図は、本発明の第2の実施例の概略図である。
第5図は、本発明のシール機構を示す部分拡大概略図である。
第6図は、本発明の基板の搬送手順を示す概略図である。
第7図は、本発明の工程の一実施例図である。
第8図は、従来技術の工程の一例図である。
第9図は、本発明の処理時間とスループットの関係の一例図である。
第10図は、本発明の第3の実施例の概略断面図である。
第11図は、本発明の回転腕方式の移動授受手段による一実施例の概略図である。
第12図は、本発明の多段蛙足方式の移動授受手段による一実施例の概略図である。
第13図は、本発明の多段蛙足方式の移動授受手段による第2の実施例の概略図である。
第14図は、本発明のスチールベルト方式の移動授受手段による一実施例の概略図である。
第15図は、本発明の小型回転腕方式の移動授受手段による一実施例の概略図である。
第16図は、本発明の回転駆動手段の一実施例の拡大断面概略図である。
第17図は、本発明の回転駆動手段の第2の実施例の拡大断面概略図である。
第18図は、本発明の試料台手段の一実施例の断面概略図である。
第19図は、本発明の半導体装置の製造方法の一実施例の断面概略図である。
第20図は、本発明の室内圧力特性の一実施例図である。
第21図は、従来技術の室内圧力特性の一例図である。
第22図は、本発明の高温処理特性の一実施例図である。
第23図は、従来技術の高温処理特性の一例図である。
第24図は、本発明の工程の補足図である。
第25図は、従来技術の工程の補足図である。
発明を実施するための最良の形態
以下、実施例により本発明をより詳細に説明する。
第1図は本発明の一実施例の装置の平面概略図である。
本発明の半導体製造装置は、主に、搬送室1、処理室2、3、4、5、6、7、8、9、バッファ室10、基板11の移動授受手段12とから構成されている。第1図aは基板11を載せた移動授受手段12を包含したバッファ室10を処理室6に対向させた状態で、搬送室1とバッファ室10の天蓋を除去して見ている状態を示す。第1図bは移動授受手段12を処理室6内に挿入して基板11を授受する状態で、処理室6の天蓋を除去した状態を示している。処理室2と処理室6ではスパッタ処理を、処理室3ではタングステンスCVD(Chemical Vapor Deposition)処理を、処理室4ではタングステンスパッタ処理を、処理室5ではアルミスパッタ処理を、処理室7では脱ガス処理を行い、処理室8ではエッチング処理を行う。処理室9はロードロック室である。このロードロック室は大気圧より50torr程度高い圧力の不活性ガス雰囲気に設定、あるいは、搬送室と同じ雰囲気に減圧設定されており、複数枚の基板をまとめて、あるいは1枚ずつ装置外からロード、または装置外にアンロードすることが出来る。なお、搬送室1内の雰囲気は10-6torrの真空圧に保ち、バッファ室10内は対向する処理室内の雰囲気と同じ条件および、搬送室内を処理室から別の処理室へ移動する際には搬送室内と同じ雰囲気条件に設定される。
従来装置の場合、すなわち、搬送室から処理室へ連通路や予備排気室を経由する搬送方式の場合には、複数の処理室と同数の排気系を必要としていたが、本発明の場合には複数の処理室が一つの可動式のバッファ室を共用しているため、バッファ室の排気系が1式で済む。従って、本発明は、従来技術に比べて、排気系の数を激減できので装置コストの低減が図れるという特徴がある。さらに、搬送室と処理室との間に連通手段を必要とせず、特に連結のための距離を必要としないので半導体装置床面積を小さくできるという特徴も有している。
上述の実施例では、処理室は搬送室を中心に同心円状に配置され、バッファ室は搬送室内で回転移動する構造の半導体製造装置の例であるが、搬送室に対して直線状あるいは任意曲線状に処理室を配置して、所定の案内手段や移動手段を介して直線あるいは任意曲線状にバッファ室を移動する構造の半導体製造装置を構成することも可能である。
第3図は本発明と従来技術の比較の模式図である。
第3図aは本発明の模式図で、処理室内50の圧力P1と搬送室内51の圧力P2とをそれぞれ独立に維持したまま、バッファ室内53の圧力をP1に設定することにより、基板52を処理室内50に搬入出する。従って、わずかな容積のバッファ室53内の雰囲気圧力の設定のみの時間(10秒程度)で基板52を処理室へ搬入出し、その直後に所望の処理を基板に施すことができる。
第3図bは従来技術の模式図で、圧力P1の処理室内60を排気して、搬送室内61の圧力P2と等しく設定した後、基板63を処理室内60に搬入出し、処理室内60を処理雰囲気条件に再設定してから所望の処理を基板に施す。従って、この従来技術では、大きな容積の処理室内を排気する時間(30秒程度)と処理雰囲気条件への再設定の時間(30秒程度)を合わせた準備時間(60秒程度)が必要となり、この排気と圧力設定のための準備に時間を費やすという課題があった。
一方、大口径化する半導体基板上に高性能な半導体装置を処理形成する上では、半導体基板を1枚ずつ管理して処理する枚葉処理が不可欠となる。この枚葉処理を行う場合に、1枚1枚の基板を搬入出する度に、従来技術では準備時間に60秒程度費やすことになる。半導体装置形成の機能付加のための処理時間が、通常60秒〜90秒であることを考慮すると、準備時間の比率が大きいことは、スループット向上の点から極めて大きな問題となった。
これに対して本発明では、小さな内容積のバッファ室の雰囲気条件を10秒弱程度で設定して基板を搬入出して処理が行えるので、スループットの向上が容易になる。また、本発明では処理雰囲気条件の再設定が不要なため、処理室内の雰囲気を定常に安定に保つことが容易になる。また、雰囲気が一定であるため、雰囲気の微妙な変化から偏る異常な現象を検出しやすくなる。その結果、高品質な半導体装置を高い歩留まりで生産可能となる特徴がある。本発明の雰囲気を合わせることは、それぞれの基板の処理に際して、付加する機能に影響を与えるパラメータを同一ないしは、影響の生じないように制御して合わせることで、ガスの分圧や温度等を揃えることが最も容易な方法である。
第4図は本発明の第2の実施例の概略図である。
第4図aは、五角形状の搬送室71と処理室72とバッファ室80、基板81、移動授受手段82とから主に構成される装置の平面図である。第4図bは移動授受手段を処理室72側へ移動させた状態を示す平面図である。第4図cは装置の横断面図である。
処理室72は開閉弁73を介して搬送室71に接続し、他の開閉弁74、75、76、77を介して図示していない各種の処理室がこの搬送室に接続している。なお、接続可能な処理室の数は本発明例に特定されるものではなく、接続すべき処理室の必要数に応じて搬送室の直径を設計することが出来る。本実施例の場合、基板の直径は200mm、搬送室71の内径は600mm、処理室内の奥行きは450mm、搬送室71の高さは200mm、バッファ室内の高さは30mmである。
移動授受手段82は、後述するように基板を上下に2枚載せて保持可能な構造である。移動授受手段82は、処理室内の試料台手段110上に既に存在する処理済み基板を受け取り、未処理基板を試料台手段110上に渡す。移動授受手段82は駆動手段83、84でリンク機構85、86を移動制御することにより、いわゆる蛙足方式で基板を搬送する。バッファ室80内は、開口87からコンダクダンス弁88と開閉弁89を介して排気手段90により排気できる。また、搬送室71内は開閉弁91を介して、排気手段90によりバッファ室80内とは独立に排気できる。バッファ室80は搬送室71内で所望の処理室に対向するため、矢印92のように図示していない駆動手段により回転移動できる。バッファ室80は磁性流体シールを用いた案内手段93により、外気とは遮断した状態で回転移動可能である。なお、処理室72は基板の搬入出の操作を行わない時には開閉弁73により遮蔽され搬送室内やバッファ室内から隔離する。
処理室72内は開閉弁94を介して排気手段95により排気可能な構造である。また、バッファ室80内を処理室と同じガス雰囲気に設定した後に、バッファ室内を排気するために、開閉弁96を介して排気手段95で排気可能な構造となっている。また、処理室72内とバッファ室71内には、それぞれ所望の処理雰囲気を維持させるため、所定のガス供給手段97から流量制御手段99、100を介して、それぞれ所望のガスが供給可能な構造となっている。さらに、バッファ室71内の洗浄操作等のため、不活性ガス供給手段98から流量制御手段101を介してガスが供給可能な構造となっている。不活性ガス供給手段98からの加圧制御した高純度な窒素ガスをバッファ室の上流側の搬送室の開口部の上部天井に設けた噴出孔手段102から、バッファ室内に噴出させ、排気手段へつながる下流の開口87に向かって乱流を形成することにより、バッファ室内の壁面や移動授受手段の表面等に付着した塵埃を物理的に除去することが可能である。また、あらかじめ、CF4やCHF3、SF6等のフッ素系ガス等を用いて、バッファ室内を化学的に洗浄できる構造にもなっている。その際、脱ガス促進のためバッファ室内を加熱制御することも可能である。
また、排気により負圧となったバッファ室に、相対的に高くなった圧力差を利用して種々のガスを噴出させて、噴出流れによる物理的および化学的なバッファ室内洗浄を行い、長期間清浄な状態を効率良く保つことが可能である。
バッファ室内は、高い圧力からガスを小容積の室内に噴出し、流れに異物を載せて排気する洗浄工程を随時行えるので、本発明技術を用いるとバッファ室内に異物が蓄積しないという特徴がある。
なお、バッファ室内のガスのプラズマ化や光励起、または抵抗加熱や輻射加熱等の併用により、室内の壁面や移動授受手段の外壁等に付着したガス成分や微粒子を表面から離脱させ、気体分子のブラウン運動作用や静電的作用、さらには電気泳動作用により、固体壁面近傍の遅い流れの境界層から、ガス流れの主流中へ微粒子を制御導入することができるので、バッファ室内の洗浄効果をさらに高めることも可能であり、しかも、これらの工程は、バッファ室内の容積が小さいため短時間で行える特徴を有している。
これらの洗浄工程の制御は、バッファ室下流の排気孔部に設けたパーティクルモニタで微粒子の粒径分布を把握したり、質量分析管でガス分圧を把握することにより、噴出ガス量や流速、排気速度を制御でき、さらには、洗浄工程の必要となる時期を適確に把握できる。その結果、過剰な洗浄という無駄時間や装置類の損傷を防止でき半導体製造装置の稼働率を向上できる特徴がある。
移動授受手段の原点センサをからの信号を基準として、駆動手段のパルスモータを制御することにより、複雑なフィードバック系無しに、シンプルで信頼性の高い駆動制御機構を構成できるので、移動授受手段で高精度に基板の搬入出することが可能である。もちろん、必要に応じて、適当なフィードバック制御系を組むことにより、移動速度の加減速の最適化が可能となり、搬送時間の短縮が図れる。
移動授受手段による基板の搬送に際して、通常は、基板の機能付加面を上に向けて搬送するが、処理室等の関係で基板の機能付加面を裏返して下向きで搬送したり、垂直に立てて搬送する方法も考えられる。
特に大口径の基板を枚葉で扱う場合には、垂直に立てて搬送処理等を行うシステムとすることにより、装置の床面積を低減できる効果がある。
第5図は、本発明のシール機構を示す部分拡大概略図である。特に第4図の円で囲んだ部分120の概略を示す拡大側断面図である。回転移動するバッファ室80と処理室への開口部127とを連通させて、搬送室内129に対しての気密封じ機構の概略図である。処理室につながる搬送室71の開口部127にバッファ室80が対向した状態で、ベローズ等の柔軟な遮蔽手段123を介し、シール手段121を案内手段128で支持し、駆動手段124、125で矢印方向に移動させ、シール部材122に近接させ、あるいは、押しつけ接触させることにより、バッファ室内126と搬送室内129との雰囲気を遮断する構造である。
なお、移動授受手段で基板を処理室内に搬入出する時には、シール手段121をシール部材122に接触させ、移動授受手段を引き込めたバッファ室を搬送室内で回転移動させる時には、シール手段121とシール部材122とを所定距離だけ離して非接触状態にする。
第6図は、本発明の基板の搬送手順を示す概略図である。上側に平面図を示し、下側に側断面図を示す。処理室内へ未処理基板を搬入し、試料台手段110に授受し、処理済み基板を搬出する手順を示す外略図である。第4図の移動授受手段82のように、移動授受手段1台の水平一軸方向の移動のみで、処理済み基板を受け取り、未処理基板を設置する方式の一例である。特に、処理室内で基板を受け取る試料台手段110の動きが、上下の一軸方向移動だけというシンプルな受渡し構造の処理室に好都合な機構の一例である。
試料台手段110は、少なくとも3点以上で基板を水平に支持するサセプタ130(第6図は4点で支持)を有する。サセプタ130は図示していない駆動手段により矢印134のように上下一軸方向のみに移動可能な構造である。種々の処理雰囲気の環境下で信頼性高く基板を設置できる簡素な構造である。移動授受手段82は、処理室内への1回の挿入操作で、処理済み基板140を受け取り、未処理基板141を設置する操作を行う目的で、2個のフォーク131、132を有している。上側にあるフォーク132は、下側のフォーク131より距離rだけ処理室側に突き出している。通常、この距離rは取り扱う基板の半径とほぼ等しい値に設計することが機構の小型化の点で望ましい。また、フォーク131と132の平面形状は、各フォークとサセプタ130がそれぞれの移動に際して、互いに干渉し接触しないように移動できるような構造となるように設計する。また、移動授受手段82の移動方法は上述の蛙足方式以外に、後述する種々の方法が考えられる。
上述の機構のもとでの基板の搬送手順を次に説明する。
先ず、第6図aに示すように、処理室内に処理済み基板140があり、未処理の基板141が移動授受手段の下側のフォーク131に載っている場合、基板140をサセプタ130で試料台手段の上方に、フォーク132より上方の位置まで持ち上げる。この状態で移動授受手段を矢印135の方向に移動させ、基板141が試料台の掲載位置より距離rだけ手前の位置で一端停止し、サセプタ130を下降させると、基板140が下方に挿入されているフォーク132上に設置される。その後さらに、サセプタを基板141より下方まで下降させる。
次に、第6図bに示すように、移動授受手段82を距離rだけ矢印136方向に挿入し、サセプタ130を上昇させると、基板141がサセプタ130上に設置でき、さらに若干上昇させて、フォーク131から基板を離脱させる。
次に、第6図cに示すように、移動授受手段82を矢印137方向に移動させると基板140が処理室からバッファ室内へ搬出できる。その後、サセプタ130を下降させることにより、基板141を試料台手段の所定位置に設置できる。
一方、第6図dに示すように、処理室内に処理済み基板142があり、未処理の基板143が移動授受手段の上側のフォーク132に載っている場合、基板142をサセプタ130で試料台手段の上方に、フォーク131に接触しない程度に若干上方の位置まで持ち上げる。この状態で移動授受手段を矢印138方向に移動させ、基板143が試料台の掲載位置より距離rだけ奥の位置で一端停止し、サセプタ130を下降させると、基板142が下方に挿入されたフォーク131上に設置される。その後さらに、サセプタを基板141から接触しない程度に下降させる。
次に、第6図eに示すように、移動授受手段82を距離rだけ矢印139方向に挿入し、サセプタ130を上昇させると、基板143がサセプタ130上に設置でき、さらに若干上昇させて、フォーク132から基板を離脱させる。
次に、第6図fに示すように、移動授受手段82を矢印145方向に移動させると基板142が処理室からバッファ室内へ搬出できる。その後、サセプタ130を下降させることにより、基板143を試料台手段の所定位置に設置できる。
以上のように、移動授受手段82を処理室に、1回挿入する水平方向の移動操作とサセプタの上下方向の移動操作とにより、処理済み基板と未処理基板とを交換授受して、所望の基板の搬入出が可能となる。
従来技術で行われたような処理済み基板を一端搬送室に取り出して別の処理室に設置し、その後、別の処理室から未処理基板を取り出して、該当する処理室に設置するという、搬送手段の往復回転移動に伴う無駄時間を解消出来る特徴が本発明にある。この特徴を第7図と第8図を用いて次に説明する。
第7図に本発明の装置と方法を用いて、基板の処理を行うための工程の一例を示す図である。1枚の基板(基板Pと表記)に注目して、ある処理室Aでの処理A403を中心とした工程を抽出して述べる。処理Aの直前の処理室Bでの処理B407、処理Aの直後の処理室Cでの処理C408について説明する。
処理室A内に既存する処理済み基板を取り出し、処理Bを終えた基板Pを処理室A内に設置して処理Aを行い、処理Aを行った後、処理Cを行う。黒円印はこの処理B、A、C以外の種々の処理工程を表し、これらは工程A406の条件値を種々の処理工程に合わせて変えたものである。矢印は時間経過に伴って進行する各工程の流れの方向を表している。
工程A406は、処理室とバッファ室との雰囲気条件を揃える準備搬送401、未処理基板を搬入する準備搬送402、処理A403、処理室とバッファ室との雰囲気条件を揃える準備搬送404と、処理済み基板を搬出する準備搬送205とからなる。
準備搬送401と404は処理403と平行して行い、準備搬送402と405は処理403と直列で行う。この直列で行う準備搬送は、基板の実質処理には寄与しない無駄時間となるため、時間が大きいとスループット低減の要因となる。各準備搬送に要する時間は、図中に例示したように移動授受手段の移動時間と雰囲気設定時間とに主に依存する。移動授受手段の移動速度は、基板が載っている時には振動低減のために低速にし、基板が無い時には高速に設定した。
さらに、手順を次に詳述する。なお、説明の補足のため第24図の本発明の工程の補足図を併用する。基板Pに対して処理Bを行うのと平行して、準備搬送によって、バッファ室内雰囲気と搬送室内雰囲気とを同一に揃え、バッファ室を回転移動させ処理室Bにバッファ室を対向位置決めした後、バッファ室内雰囲気条件と処理室Bと合わせる。
処理Bでの基板Pの処理終了と同時に、準備搬送によって、開閉弁を開けて、未処理基板を低速度で挿入移動し、処理室B内の試料台手段上の基板Pを受け取り、未処理基板を設置した後、基板Pをバッファ室内に低速度で搬出して開閉弁を閉める。その直後に、処理室Bでは次の未処理基板に対して処理Bを行うことが出来る。
一方、基板P926を内包したバッファ室は、準備搬送401により、バッファ室内雰囲気と搬送室内雰囲気とを同一に揃え、バッファ室を回転移動して処理室A922にバッファ室924を対向位置決めした後、バッファ室内雰囲気条件を処理室A922に合わせて待機する(第24図a)。
処理A403で先行している先行基板925の処理終了と同時に、準備搬送402によって、開閉弁を開け基板Pを低速度で挿入移動し、処理室A内の試料台手段上の先行基板を受け取り基板Pを設置する(第24図b)。先行基板をバッファ室内に低速度でもどして開閉弁を閉め、その直後に、処理室Aで基板Pに対して処理A403を行う(第24図c)。なお、バッファ室に取り出された先行基板は(第24図d)、準備搬送により、次の処理室へ搬送され(第24図e)処理を施す(第24図f)。
処理A403を行っている間に、次に処理Aを行うべき未処理基板927を受け取った移動授受手段を内包したバッファ室は、準備搬送404により、バッファ室内の雰囲気と搬送室内の雰囲気とを同一に揃え、バッファ室を回転移動して処理室Aにバッファ室を対向位置決めした後、バッファ室内雰囲気条件を処理室Aと合わせて待機する(第24図f)。
処理A403での基板Pの処理終了直後に、準備搬送405によって、開閉弁を開け未処理基板を低速度で挿入移動し、処理室A内の試料台手段上の基板Pを受け取り、未処理基板を設置する(第24図g)。基板Pをバッファ室内に低速度でもどして開閉弁を閉め、その直後に、処理室Aで未処理基板に対して処理A403を行う(第24図h)。次に、準備搬送により、基板Pを内包したバッファ室は、バッファ室内雰囲気と搬送室内雰囲気とを同一に揃え、バッファ室を回転移動して処理室Cにバッファ室を対向位置決めした後、バッファ室内雰囲気条件を処理室Cと合わせて待機する(第24図i)。処理室Cでの先行基板の処理が完了後、準備搬送により基板Pを処理室Cに搬入し(第24図j)、次の処理Cを施す(第24図k)。なお、取出した先行基板は別の処理室へ搬送される(第24図k)。
このような手順を反復することにより基板Pに半導体装置の機能が付加形成できる。
該当の処理室内で先行している基板の処理終了と同時に、開閉弁を開けて、工程402で示すように、未処理基板を低速度で挿入移動し、試料台手段上にある処理済み基板を受け取った後、未処理基板を設置して、受け取った処理済み基板をバッファ室内に低速度でもどしてから、開閉弁を閉めて直ちに所定の処理を行う。従って、処理時間以外に要する準備搬送時間は、準備搬送401、402、404、405で示す合計20秒である。特に、連続的に基板の処理を行う場合には、準備搬送401、404の時間各4秒は処理時間中に平行に行えるので、スループットに影響する時間は工程402と405の計12秒となる。
また、矢印933は先行基板の処理室Aでの処理工程、矢印937は先行基板の取り出しと基板Pの搬送工程、矢印931は基板Pの処理室Aでの処理工程、矢印938は基板Pの取り出しと処理室Cへの搬送工程、矢印932は基板Pの処理室Cでの処理工程、矢印936は次の基板の処理室Aでの処理工程、矢印934は先行基板の処理室Cでの処理工程となり、いずれの工程に渡っても各処理室の表示模様を揃えてあるように、各処理室内の雰囲気が維持されている。
なお、処理室の雰囲気条件を維持するということは、あるガス成分、圧力、温度さらにはプラズマ条件等を常時一定に維持することだけに限定されるものではなく、処理室に基板を搬入設置後ただちに処理を開始できる状態に維持した後、基板に付加すべき機能に応じて、ガス成分、圧力、温度さらにはプラズマ条件等の雰囲気条件を随時切り替え制御することが可能である。
一つの処理室内で、雰囲気条件を随時取り替えるか、別の処理室にその雰囲気条件を設定しておき、基板を移動させて処理を行うかの選択判断は、基板の搬入出にともなう準備搬送時間と雰囲気条件の切り替え制御に要する時間との大小を比較し、短い方を選択すべきである。
第8図は従来技術の装置を用いて、基板の処理を行うための工程の一例を示す図である。1枚の基板(基板Qと表記)に注目して、ある処理室Eでの処理E501における工程504を例示した。処理Eの直前の処理室Fでの処理F502、処理Eの直後の処理室Gでの処理G503について説明する。
処理室E内を排気して搬送室内と同じ雰囲気に設定後、処理済み先行基板を取り出し、次の処理室Gに搬送設置する。その後、処理室Fから処理Fを終えた基板Qを取り出し処理室E内に設置して処理Eを行う。処理Eを行った後、処理室Gで処理Gを行う。黒円印はこの処理F、E、G以外の種々の処理工程を表し、これらは工程504の条件値を種々の処理工程に合わせて変えたものである。矢印は時間経過に伴って進行する各工程の流れの方向を表している。
工程504は処理室E内を排気し基板を搬入して雰囲気設定する準備搬送505、処理501、処理室E内を排気し基板を搬出する準備搬送506とからなる。
準備搬送505、506は処理E501と直列で行う。この直列で行う準備搬送は、基板の実質処理には寄与しない無駄時間となるため、この時間が大きいとスループット低減の要因となる。各準備搬送に要する時間は、図中に例示したように移動授受手段の移動時間と雰囲気設定時間とに主に依存する。移動授受手段の移動速度は、基板が載っている時には振動低減のために低速にし、基板が無い時には高速に設定した。
さらに、工程504に従って手順を次に詳述する。なお、説明の補足のため図25に示す従来技術の工程の補足図を併用する。
処理室E942内に先行基板944が存在している場合(第25図a)、先ず、処理室E942内を排気し搬送室941内と同等の真空にする(第25図b)。その後開閉弁を開けて、移動授受手段を処理室Eに高速に挿入移動し、既に処理の終わった先行基板を受け取り(第25図c)低速で搬送室に引き戻し(第25図d)、先行基板の次の処理のため処理室G943に対向すべく移動授受手段を低速で回転移動させ(第25図e)、処理室G内に先行基板を低速で搬入設置して(第25図f)開閉弁を閉め、雰囲気を設定して処理を開始する(第25図g)。
一方、移動授受手段を処理室Fに向けて高速で回転移動させ、処理室F内に高速で挿入移動させ、処理Fを終えた未処理(処理Eに対して未処理)基板Q945を受け取り、低速で搬送室に引き戻し、処理室Eに対向すべく低速で回転移動させ(第25図h)、基板Qを処理室E内に設置する(第25図i)。その後、移動授受手段を高速で引き戻して、処理室Eの開閉弁を閉じて、処理Eに適した雰囲気に設定してから、処理E501を施す(第25図j)。
また、先行基板を処理室Gから取り出すため処理室Gを排気し(第25図k)、移動授受手段で先行基板を取り出し(第25図l)、搬送室に引き戻して(第25図m)別の処理室へ搬送する。
一方、処理E終了後、準備搬送506によって、処理室E内を排気し搬送室内と同等の真空にする(第25図n)。その後開閉弁を開けて、移動授受手段を処理室Eに高速に挿入移動し、既に処理の終わった基板Qを受け取り(第25図o)、低速で搬送室に引き戻し(第25図p)、基板Qの次の処理のため処理室Gに対向すべく移動授受手段を低速で回転移動させ(第25図q)、処理室G内に基板Qを低速で搬入設置する(第25図r)。続いて、上述の処理Eと同様に、処理室Gの開閉弁を閉じて、雰囲気条件を設定してから処理Gを施す(第25図s)。
このように従来の実施例では、該当の処理室内で先行している基板の処理終了と同時に、処理室の排気を始めてから、雰囲気設定完了までに、図示したように準備搬送に50秒、処理後に基板を搬出するための準備搬送に14秒の合計64秒の準備搬送工程を直列に行わなければならない。従って、スループットに影響する時間は準備搬送505、506の計49秒となる。
また、矢印953は先行基板の処理室Aでの処理工程、矢印957は、処理室Aの排気と先行基板の取り出し、基板Q搬送と処理室Aの雰囲気設定工程、矢印951は基板Qの処理室Aでの処理工程、矢印958は処理室Aの排気と基板Qの取り出しおよび処理室Gへの搬送と処理室Gの雰囲気設定工程、矢印952は基板Qの処理室Gでの処理工程、矢印954は先行基板の処理室Gでの処理工程を示しているが、各処理室の色模様で示すとおり、各処理室の雰囲気が処理を行う場合と搬送等の工程とによって変化している。
第7図と第8図の一例を比較すると、従来技術のスループットに影響する時間は、本発明の場合の5倍も長く、本発明が従来技術に比べて、処理に関与しない無駄時間を1/5に低減出来る特徴があることが認められる。
さらに、第20図と第21図を用いて本発明の特徴の補足説明を行う。
第20図は本発明の室内圧力特性の一実施例である。処理室内圧力(平均50torr)、搬送室内圧力(平均10-5torr)、バッファ室内圧力の時間変化を求めた結果の一例である。横軸に時間、縦軸に対数表示の圧力を示す。反復する処理の前後に基板の搬入出を行い、それに伴いバッファ室内の圧力を制御する。その結果、処理室内や搬送室内の圧力が許容値内で微変動している。特に処理に関係する雰囲気圧力変動は処理室内平均圧力の数%以下と小さく、処理室内の雰囲気状態を高精度に維持できる特徴が認められる。
第21図は従来技術の室内圧力特性の一実施例である。搬送室内圧力(平均10-5torr)と処理室内圧力を示した。横軸に時間、縦軸に対数表示の圧力を示す。反復する処理の前後に処理室内の排気と雰囲気圧力設定の時間を含む基板の搬入出を行い、それに伴い処理室内の圧力が大きく変化している。
第20図と第21図とを比較して見ると、同じ処理を基板に施すための基板搬入出時間が本発明の場合小さいという特徴と、処理室内の雰囲気圧力の変動が本発明の場合極めて小さく安定しているという特徴が明白である。
第9図は本発明の処理時間とスループットとの関係の一例図である。
第7図の本発明実施例と第8図の従来技術の準備搬送の時間を用いて、一つの処理時間に対するスループットを第9図aに示した。従来技術に対する本発明技術のスループット比を第9図bに示した。処理時間が120秒の時には、従来技術では19処理/時間に対して、本発明では27処理/時間とスループットは1.4倍となる。
処理時間が60秒の時には、従来技術では29処理/時間に対して、本発明では50処理/時間とスループットは1.7倍となる。
処理時間が30秒の時には、従来技術では38処理/時間に対して、本発明では85処理/時間とスループットは2.2倍となる。
このように、スループットは処理時間に依存するが、処理時間が短いほど、本発明のスループット向上の効果が高いことが分かる。
半導体製造装置は、処理時間の短縮化のための種々の技術改善が日夜行われているが、この処理時間の短縮化を背景に、本発明を適用するとスループットが相乗的に向上する特徴があることを意味している。
さらに、従来技術とは異なり、本発明では基板搬入出のたびごとに処理室の雰囲気条件を再設定する必要がないので、処理室内の微妙な雰囲気を高精度に維持することが容易となるため、高性能な半導体装置の各種の処理工程を安定に保って製造することが容易になる。その結果、高い歩留まりを保証する半導体装置製造ラインが構築出来るという特徴もある。
第10図は本発明の第3の実施例の概略断面図である。搬送室150とバッファ室151、直線状の移動授受手段152とから主に構成される。移動授受手段152は案内機構153により案内支持され、磁気誘導手段154により非接触に駆動される。案内支持部分から生じる塵埃等のバッファ室内155への侵入防止のため、微小間隙のコンダクタンス手段156と案内支持空間158とからの排気可能な構造である。
また、ガス供給孔160と遮断弁161、162を介して、高純度の不活性ガスを供給して、案内支持空間158内の異物を物理的に吹き流し排除したり、所定の洗浄用ガスを供給して案内支持空間158を化学的に洗浄することも可能である。さらには、バッファ室内155の雰囲気圧力と同じ、または、若干高めに不活性ガスを案内支持空間158に導入制御することにより、バッファ室内に導入される活性な雰囲気ガスの侵入による案内支持空間と案内支持部分の汚染を防ぐことも可能である。
バッファ室の開口部側のガス供給孔160より処理室175と同じ雰囲気ガスを独立に導入できる。また、遮断弁163を閉め、遮断弁162を開けて高純度不活性ガスをバッファ室内155に噴出させ、排気孔157や排気孔164から排気することにより、バッファ室内の異物を物理的に除去することが出来る。また、ガス供給孔160より洗浄用ガスを供給して化学的にバッファ室内を洗浄することも可能である。
なお、排気手段165は仕切り弁169、170を介してそれぞれ独立に搬送室150内とバッファ室内155を排気できる。排気手段167は仕切り弁171、172を介してそれぞれ独立にバッファ室内155と処理室175内とを排気できる。バッファ室151は磁性流体シール手段168を介して、外気と搬送室内とを遮断し、かつ回転可能な構造となっている。さらに、処理室に対向したバッファ室の圧力差による半径方向への偏心移動や磁性流体シール手段168へのモーメント負荷等を防ぐため、固定手段173を有している。また、開口部とバッファ室内とを気密に連通させ、搬送室内の雰囲気から隔離するための遮断手段174として、柔軟なベローズ機構を流体圧力で変形させて遮断/開放を行う機構を設けた。
第11図〜第15図に本発明の移動授受手段の別の実施例について以下に述べる。
第11図は本発明の回転腕方式の移動授受手段を用いた一実施例の概略図である。第11図aは移動授受手段201をバッファ室内203に引き戻した状態の平面図、第11図bはその側面図、第11図cは移動授受手段201を処理室側へ挿入した状態の平面図である。移動授受手段201は、同軸の回転駆動手段204からの駆動力をスチールベルトによりアームに内蔵した回転軸に伝え回転制御することにより、基板202を半径方向に移動する構造である。バッファ室内203の回転中心軸上には排気手段205につながる開口206があり、コンダクタンス弁を介して排気速度を調整可能である。バッファ室内203の下流側に排気のための大きな開口206を有し、上流側にガスの給気孔208を有しているので、バッファ室内203に異物が滞留することを効果的に防止できる特徴を有している構造である。すなわち、基板の往復する領域である処理室に対向した開口255から離れた、下流側に回転駆動手段204を設けたため、駆動部から発生する塵埃の基板への影響を除けるという利点がある。
第12図は本発明の多段蛙足方式の移動授受手段による一実施例の概略図である。第12図aは移動授受手段221をバッファ室内223に引き戻した状態の平面図、第12図bはその側面図、第12図cは移動授受手段221を処理室側へ挿入した状態の平面図である。移動授受手段221は直線の案内手段でガイドされ、同期して互いに反対の方向に直線移動する駆動手段224からの駆動力を、多段の蛙足方式のアームに伝え制御することにより、基板222を半径方向に移動出来るという特徴を有する構造である。
第13図は本発明の多段蛙足方式の移動授受手段による第2の実施例の概略図である。第13図aは移動授受手段231をバッファ室内233に引き戻した状態の平面図、第13図bはその側面図、第13図cは移動授受手段231を処理室側へ挿入した状態の平面図である。移動授受手段231は平行板バネ状の平行移動案内手段で支持され同期して互いに反対の方向に移動する駆動手段234からの駆動力を、多段の蛙足方式のアームに伝え制御することにより、基板232を半径方向に移動できるという特徴を有する構造である。
なお、ストロークを拡大できる機能を特徴とする蛙足方式と機械的剛性の高さを有する直線ガイドとを複合させた移動授受手段も考えられる。
第14図は本発明のスチールベルト方式の移動授受手段による一実施例の概略図である。第14図aは移動授受手段241をバッファ室内243に引き戻した状態の平面図、第14図bはその側面図、第14図cは移動授受手段241を処理室側へ挿入した状態の平面図である。移動授受手段241は、一組のスチールベルト244に支持され、狭い間隙のコンダクタンス機構246を介して、バッファ室外壁に設けた駆動手段245と案内手段247により駆動制御され、基板242を半径方向にシンプルな機構で移動できる特徴の構造である。
すなわち、第14図の実施例は、バッファ室内に回転等の摺動部分がないため、発塵がなく、また、バッファ室内243の雰囲気が活性ガスであっても耐久性の高い移動授受手段を構成できる利点がある。
また、水平方向のみに柔軟なスチールベルト244を使用しているため、案内手段247等を介して移動方向を曲げたり、巻取るなどの構造とすることにより、支持手段移動授受手段の移動範囲を拡大出来る利点がある。これは、逆に搬送室やバッファ室を小型化できることを意味している。
第15図は本発明の小型回転腕方式の移動授受手段による一実施例の概略図である。第15図aは移動授受手段251をバッファ室内253に引き戻した状態の平面図、第15図bはその側面図、第15図cは移動授受手段251を処理室側へ挿入した状態の平面図である。移動授受手段251は同軸の回転駆動手段254からの駆動力をスチールベルトでアームに内蔵した回転軸に伝え、回転制御することにより基板252を半径方向に移動出来る構造である。第11図に示した実施例に比べて、回転駆動手段254をバッファ室内の処理室への開口部側に設けることにより、アームの長さを短く小型化したことを特徴とする構造である。
第11図〜第15図に示した実施例は、図番の大なる実施例ほどバッファ室内の内容積が小さく小型になるという特徴を有している。
第16図は本発明の回転駆動手段の一実施例の拡大概略断面図である。第4図や第11図、第15図に示したような移動授受手段のアーム262に固定した回転軸263が、バッファ室261の壁の貫通孔に設けた案内支持手段で支持され搬送室内側に設けられた回転導入機構264につながっている。回転導入機構264は柔軟なベローズ機構によりバッファ室内と搬送室内との雰囲気を遮断し、回転力は駆動源軸に設けた歯車267から回転導入機に直結した歯車265へと伝達され、アーム262を回転させる。
上述の実施例では、第6図に示したように1つの移動授受手段で処理済み基板を受け取り、未処理基板を設置させていた。この場合にの回転移動手段は、バッファ室の天井壁あるいは床壁に一式設ければ良い。未処理基板搭載用と処理済み基板搭載用の移動授受手段を独立にバッファ室内に設ける場合には、第16図に示したように、上側の回転導入機構264と下側の回転導入機構とアーム269等を設ければ良い。いずれの場合もバッファ室内と搬送室内との雰囲気を簡単な構造で完全に遮断出来るという特徴を有している。
第17図は本発明の回転駆動手段の別の一実施例の拡大概略断面図である。第4図や第11図、第15図に示したような移動授受手段のアーム272に固定した回転軸273が、バッファ室271の壁の貫通孔に設けた案内支持手段で支持され搬送室内側に設けられた磁気結合機構274につながっている。磁気結合機構274は薄板状の円筒壁を介して、搬送室内側の歯車275と磁気力で拘束され、しかも、バッファ室内と搬送室内との雰囲気を遮断している。回転力は駆動源軸に設けた歯車277から歯車275経由で磁気結合機構274へと伝達され、アーム272を回転させる。本例も第16図の実施例と同様に、上側の磁気結合機構274と下側の磁気結合機構278とアーム279等を設けた。バッファ室内と搬送室内との雰囲気を簡単な構造で完全に遮断出来るという特徴を有している。
なお、微小な間隙によるコンダクタンス低減効果を利用して、バッファ室内から搬送室内側へ軸を貫通させ、バックラッシ無しに駆動源に接続する構造とすることにより、より強靱な剛性で駆動力を伝達する機構を構成することも可能であり、長いアームを駆動する場合に有効な特徴の回転駆動手段となる。
第6図で示した移動授受手段は、二つのフォークを設け2個のフォークに距離rだけ偏らせて基板を載せることにより、処理室内の試料台手段が上下方向のみに可動するという簡素な試料台手段に対応出来るという特徴があった。
第18図は本発明の試料台手段の一実施例の断面概略図である。
第18図a〜第18図eのそれぞれの左側には、移動授受手段の移動方向を処理室側から見た試料台手段の断面図を示し、右側には移動授受手段を移動方向の横側から見た試料台手段の断面図を示した。
処理室での所定の処理を終えた処理済み基板302を、先端がL字状の構造の退避用サセプタ303で支えて試料台301の直上に持ち上げ、この処理済み基板302に接触しないように、未処理基板306を載せた移動授受手段305を挿入する(第18図a)。
試料台の直上で停止した未処理基板306を受け取るため、先端がL字状の構造の授受用サセプタ304を上昇させる(第18図b)。
移動授受手段からオーバーハングした未処理基板306の裏面周辺の一部を用いて授受用サセプタ304で移動授受手段305から未処理基板306を離脱させ、移動授受手段305を矢印方向に、基板の直径より大きい距離だけバッファ室に引き戻す。その後、未処理基板306を載せた授受用サセプタ304を降下させて、未処理基板306を試料台301上に設置する(第18図c)。
再度、移動授受手段305を処理室内に挿入して、処理済み基板302を載せた退避用サセプタ303を降下させて、処理済み基板を302を移動授受手段305に設置する(第18図d)。
処理済み基板302を載せた移動授受手段305を矢印方向のようにバッファ室に引き戻す。退避用サセプタ303をさらに降下させ、試料台上の未処理基板306に接触しないように矢印308方向に開いて、試料台の退避溝307に収納する(第18図e)。
なお、退避用サセプタ303の基板に接触しないように試料台に退避させる機構としては、上述の機構以外に、基板に垂直な軸周りの方向に回転回避する機構やL字構造のサセプタの先端を引き込めたり、折れ曲がる構造の回避機構にすることも考えられる。いずれの場合にも、移動授受手段上の基板を載せる部分が一カ所とシンプルな構造と出来る特徴がある。
本発明の半導体装置の実施例を、文献 月刊Semiconductor World 増刊号「'94最新半導体プロセス技術」の23頁〜31頁に記載されているDRAM(Dynamic Random Access Memory)のスタック型DRAMの工程を参考にして述べる。
第19図は本発明の半導体装置の製造方法の一実施例の断面概略図である。
通常、基板段差形成、ウェル形成、アイソレーション、トランジスタ形成、ビット線形成、キャパシタ形成、配線形成を反復することにより、DRAM等の半導体装置の機能が形成される。これらのプロセスはリソグラフィ処理、エッチング処理、熱処理(酸化、アニール、拡散)、イオン注入処理、薄膜形成処理(CVD、スパッタリング、蒸着)、洗浄処理(レジスト除去、溶液による洗浄)、検査処理等を適宜組み合わせて構成される。
第19図は、DRAMの製造プロセスのうち、ビット線形成とキャパシタ形成の一例を示したものである。特に、素子構造が変化する工程での断面構造の概略図を示した。各図の左側にメモリセル部の断面構造を示し、右側に周辺CMOS部の断面構造を示した。製造プロセスは第19図aから第19図gへと進行する。
主な処理内容は次の25処理である。
すなわち、第1処理;SiO2堆積、第2処理;リソグラフィ、第3処理;エッチング(第19図2)、第4処理;SiO2堆積、第5処理;ポリサイド堆積、第6処理;リソグラフィ(ビット線)、第7処理;エッチング(第19図b)、第8処理;SiO2堆積、第9処理;Si3N4堆積、第10処理;SiO2堆積(第19図c)、第11処理;リソグラフィ、第12処理;エッチング、第13処理;poly−Si(蓄積電極)形成、第14処理;SiO2堆積、第15処理;エッチング(第19図d)、第16処理;poly−Si(蓄積電極)形成(第19図e)、第17処理;SiO2堆積、第18処理;エッチング、第19処理;poly−Siエッチング、第20処理;SiO2エッチング、第21処理;Si3N4エッチング、第22処理;Ta2O5形成(キャパシタ絶縁膜)、第23処理;W(poly−Si)形成(第19図g)、第24処理;リソグラフィ(プレート)、第25処理;エッチングの各処理からなる。
また、第19図に示した各構成材料は次の通りである。すなわち、基板601、レジスト602、SiO2(パッシベーション膜)603、Si3N4 604、n+層605、p+層606、poly−Si(ポリサイド)607、SiO2 608、Si3N4 609、SiO2 610、poly−Si611、SiO2 612、poly−Si613、614、Ta2O5 615、W(poly−Si)616である。
SiO2堆積、poly−Si堆積、Si3N4堆積、poly−Siエッチング、SiO2エッチング、Si3N4エッチング、Ta2O5形成、W形成等の各処理を適宜配置した本発明の半導体製造装置を用いることにより、上記25処理のうち、第3処理〜第5処理、第7処理〜第10処理、第13処理〜第23処理は、大気下に基板を暴露することなく連続的に行うことが可能となる。その結果、界面制御、すなわち、自然酸化膜や汚染を除去し、清浄な表面へのそれぞれの処理を再現性良く、しかも高いスループットで実現できるので、高性能で高信頼性を特徴とする半導体装置を容易に提供可能となった。
第22図は本発明の高温処理特性の一実施例図である。
自然酸化膜の影響を除去して、耐酸化性に優れた極薄のシリコン窒化膜を形成する工程の一例である。
温度950℃で雰囲気圧力50torrでのH2処理801、900℃で10torrでの熱窒化処理802、850℃で1.5torrでのSiH4、NH3処理803、720℃で5torrでのSiH4処理804、830℃で2torrでのSiH4処理805をそれぞれ独立した処理室に設定し、各処理室へは基板搬入出811、812、813、814、815、816を行うことにより、計5分30秒で本工程を終える。
第23図は従来技術の高温処理特性の一例図である。第22図に示したのと同じ処理を行うものとした結果である。温度950℃で雰囲気圧力50torrでのH2処理901、900℃で10torrでの熱窒化処理902、850℃で1.5torrでのSiH4、NH3処理903、720℃で5torrでのSiH4処理904、830℃で2torrでのSiH4処理905を二つの処理室で行った。処理901、902、903は同一処理室で行い、処理904、905は別の処理室で行った。同一処理室内では温度とガス等の雰囲気条件設定912、913、916の反復を必要とし、さらに、異なる処理室への搬入出に際しては、雰囲気条件設定911、914、915、917に長時間を要している。その結果、この工程を終えるのに計8分20秒を必要とした。
第22図と第23図の高温処理を行う工程の特性例の比較から、温度やガス雰囲気条件の異なる処理を連続して行う上で、本発明を用いることによって作業時間を短縮する点で効果が著しい特徴があることが明らかになった。
上述してきた以外の製造プロセスへの応用例として、自然酸化膜、水分や汚染を除去して洗浄な表面への各処理である界面制御を必要とし、表面の化学的違いを利用する選択W成膜、低抵抗コンタクトのAlやCuの成膜に、本発明を適用した結果、高性能で高信頼性を特徴とする半導体装置を高いスループットで提供可能となる特徴が明らかになった。さらには、poly−Si、酸化膜、Al、W、トレンチ、多層レジスト、レジストアッシング等の処理室を備えた本発明の半導体製造装置で、ポリサイドのエッチングと酸化膜エッチングを連続的に行うことが容易になり、高性能で高信頼性なフラッシュメモリを高歩留まりで生産可能となる特徴が明らかになった。
本発明の半導体装置の製造に限定されるものでなく、薄膜トランジスタ(TFT:Thin Film Transistor)を用いた液晶パネルの生産ラインに適用することも出来る。
ロードロック室より挿入された液晶基板を、それぞれ所定の加熱温度(〜400℃)で所定ガスを供給や放電条件を制御した雰囲気に設定制御維持したプラズマCVD処理室内に搬入出させ、プラズマクリーニング、シリコンナイトライド、アモルファスシリコン、ドープドアモルファスシリコン、二酸化シリコン、オキシナイトライド等の成膜処理を行う処理室を備えた本発明の半導体製造装置を用いることにより、自然酸化膜、水分や汚染を除去した環境下での生産が容易となり、高性能で高信頼性な液晶パネル高スループットで行うことが可能となる特徴が明らかになった。
本発明では、種々の処理室の雰囲気を維持制御したまま基板を搬入出して、処理を行うが、処理中あるいは処理後の基板の計測検査のデータを中央制御システムに転送して、基板や処理室の履歴管理や記録を行うことができるので、各処理室や製造装置の自己診断を行い適切な指示を出力するシステムを構築することができ、本発明の半導体製造装置や製造方法を実施する上で、装置信頼性を格段に向上できるという特徴もある。
本発明は、バッファ室内の雰囲気条件を処理室の雰囲気条件と同じにして、基板を搬送できるため、基板表面の原子層レベルでの処理を行い、基板表面からの分子や原子の脱離させることなく処理室から次の処理室へ基板を搬送することが可能である。従来の装置では、基板の搬送に際して、必ず、真空排気を必要としていたため、極微量の原子等が基板表面から脱離してしまい、新しい機能の素子を安定に製造することが困難であった。このような従来技術での課題が本発明で初めて解決できると言う特徴もある。
なお、バッファ室内に搬送室内とは異なる雰囲気ガスを封じて、搬送室内で回転移動させる場合には、図5に示したシール機構の非接触間隙を数μm以下と小さく設計し、コンダクタンスを小さくしてバッファ室内の雰囲気圧を搬送室内より数十torr程度以上大きく保ったり、バッファ室の開口側に簡単な遮蔽弁を設けたりすることが、本発明では容易に行えることは明らかである。
また、塩素系や臭素系のガスを用いるエッチング処理の場合には、基板表面にい処理ガスが吸着しやすいので、単に次の処理室に基板を搬入すると、基板に吸着していたガス成分によるクロスコンタミが生じる。このようなクロスコンタミ現象を防ぐため、バッファ室内の圧力を超高真空にして吸着ガスを離脱促進させたり、中和ガスをバッファ室内に送気して不要なガス成分を不活性したり、バッファ室内でガス洗浄除去したり、バッファ室内でプラズマアッシング除去することも本発明では容易に行える特徴がある。このように、クロスコンタミ除去作業を搬送中のバッファ室内で短時間で行うことが可能と言う点も本発明の大きな特徴である。
これらの利点は、雰囲気を独立に制御できる小容積の可動なバッファ室を有している本発明の特徴に基づくものである。
温度差の大きな雰囲気下で処理を行うことにより、緻密で高性能な薄膜形成等を反復する工程の場合、従来技術では、試料台の熱容量の大きさや処理室の排気や圧力設定等のため、短時間での急激な温度変化を基板に付与する処理は不可能であった。しかし、本発明では、処理室の温度や雰囲気を保ったままで、基板をバッファ室に取り出し、別の温度と雰囲気に設定された処理室へ短時間で搬送し、処理が行えるため、より高精度で界面を制御して、高性能な半導体機能を基板に再現性良く容易に施すことが初めて可能となった。
本発明は、金属や樹脂等界面を制御して、ゆらぎを押さえ、所望の材料特性勾配を有する新規なエンジニアリング材料を特殊環境下で製造するためのマルチ処理装置としての応用も可能であることは容易にわかる。
以上述べたように、本発明は、複数の処理室の雰囲気条件を一定に維持したままで基板を搬入出できる。
また、移動可能なバッファ室に基板を包含し雰囲気を対向する処理室に揃えて基板を搬入出する。
さらに、複数の処理室が基板搬送用のバッファ室を共用して基板を搬入出する。これらの特徴の結果、基板表面の界面を原子レベルで制御することが短時間に容易かつ高精度に行え、その結果、高性能な半導体装置を高スループットで生産可能となった。

Claims (5)

  1. 所定値以下の真空圧とされた搬送室および少なくとも一つ以上の処理室とが開閉弁を介して接続され、前記接続された各処理室へ半導体基板を移載可能な移動授受手段が前記搬送室内に設置され、及び半導体基板を保持した前記移動授受手段を内包して前記移動授受手段と共に前記搬送室内を移動可能なバッファ室を備えた半導体製造装置において、
    前記バッファ室を接続対象の処理室と対向させて位置決 めするステップと
    前記処理室の開口部と前記バッファ室とをシール手段に よって気密を保持して連通させるステップと、
    接続対象の前記処理室内の雰囲気条件に、前記バッファ室内の雰囲気条件を合わせて設定するステップと、
    前記接続対象の処理室と前記バッファ室間の開閉弁を開けて接続するステップと、
    前記移動授受手段によって、前記処理室と前記バッファ室間で半導体基板の移載を行うステップと、及び
    前記開閉を閉め、前記シール手段を開放し、および前記 バッファ室と前記処理室とを分離して、前記バッファ室 内の雰囲気と前記搬送室内の雰囲気とを揃えるステップ を有することを特徴とする半導体装置の製造方法。
  2. 請求の範囲第1項に記載の半導体装置の製造方法において、
    前記移動授受手段によって、前記処理室と前記バッファ室間で半導体基板の移載を行うステップが、
    前記移動授受手段によって、前記バッファ室より未処理の半導体基板を前記処理室へ搬入する移載と、および前記処理室より処理済みの半導体基板を前記バッファ室へ搬出する移載とを行うステップであることを特徴とする半導体装置の製造方法。
  3. 請求の範囲第1項に記載の半導体装置の製造方法において、
    前記バッファ室内を不活性ガス等の供給制御により洗浄処理するステップを含むことを特徴とする半導体装置の製造方法。
  4. 大気圧と隔離された搬送室および少なくとも一つ以上の処理室とが開閉弁を介して接続され、前記接続された各処理室へ半導体基板を移載可能な移動授受手段が前記搬送室内に設置され、及び半導体基板を保持した前記移動授受手段を内包して前記移動授受手段と共に前記搬送室内を移動可能なバッファ室を備えた半導体製造装置であって、
    前記バッファ室と接続対象の処理室の開口部とを気密を 保持して連通させるシール手段を前記バッファ室に備
    前記バッファ室内の雰囲気条件を接続対象の処理室内の雰囲気条件に合わせるための給気・排気手段を、前記バッファ室に接続して設けたことを特徴とする半導体製造装置。
  5. 請求の範囲第項に記載の半導体製造装置において、
    前記移動授受手段は、前記処理室へ搬入する半導体基板を保持する手段および前記処理室から搬出する半導体基板を保持する手段を備えていることを特徴とする半導体製造装置。
JP52481596A 1995-02-15 1995-02-15 半導体装置の製造方法および半導体製造装置 Expired - Fee Related JP3644036B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1995/000210 WO1996025760A1 (fr) 1995-02-15 1995-02-15 Procede et machine de fabrication de semiconducteurs

Publications (1)

Publication Number Publication Date
JP3644036B2 true JP3644036B2 (ja) 2005-04-27

Family

ID=14125639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52481596A Expired - Fee Related JP3644036B2 (ja) 1995-02-15 1995-02-15 半導体装置の製造方法および半導体製造装置

Country Status (4)

Country Link
US (1) US5981399A (ja)
JP (1) JP3644036B2 (ja)
KR (1) KR100382292B1 (ja)
WO (1) WO1996025760A1 (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2942239B2 (ja) * 1997-05-23 1999-08-30 キヤノン株式会社 排気方法及び排気装置、それを用いたプラズマ処理方法及びプラズマ処理装置
TW539918B (en) * 1997-05-27 2003-07-01 Tokyo Electron Ltd Removal of photoresist and photoresist residue from semiconductors using supercritical carbon dioxide process
EP1049640A4 (en) * 1997-11-28 2008-03-12 Mattson Tech Inc SYSTEMS AND METHODS FOR HANDLING WORKPIECES FOR VACUUM PROCESSING AT HIGH FLOW RATE AND LOW CONTAMINATION
JP2000133736A (ja) * 1998-10-26 2000-05-12 Furukawa Electric Co Ltd:The 半導体レーザ素子の気密封止方法及び気密封止装置
US6183564B1 (en) * 1998-11-12 2001-02-06 Tokyo Electron Limited Buffer chamber for integrating physical and chemical vapor deposition chambers together in a processing system
JP3352418B2 (ja) 1999-01-28 2002-12-03 キヤノン株式会社 減圧処理方法及び減圧処理装置
US6376387B2 (en) * 1999-07-09 2002-04-23 Applied Materials, Inc. Method of sealing an epitaxial silicon layer on a substrate
TW504941B (en) * 1999-07-23 2002-10-01 Semiconductor Energy Lab Method of fabricating an EL display device, and apparatus for forming a thin film
US6824825B2 (en) * 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
WO2001033615A2 (en) * 1999-11-02 2001-05-10 Tokyo Electron Limited Method and apparatus for supercritical processing of multiple workpieces
US6748960B1 (en) 1999-11-02 2004-06-15 Tokyo Electron Limited Apparatus for supercritical processing of multiple workpieces
JP2001229512A (ja) * 2000-02-10 2001-08-24 Tdk Corp 薄膜磁気ヘッドおよびその製造方法
JP4677654B2 (ja) * 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
JP4560182B2 (ja) * 2000-07-06 2010-10-13 キヤノン株式会社 減圧処理装置、半導体製造装置およびデバイス製造方法
KR100808870B1 (ko) * 2000-10-20 2008-03-03 주성엔지니어링(주) 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법
JP4471487B2 (ja) * 2000-11-24 2010-06-02 株式会社アルバック 真空処理装置、真空処理方法
US6415843B1 (en) 2001-01-10 2002-07-09 Anadigics, Inc. Spatula for separation of thinned wafer from mounting carrier
US6436194B1 (en) 2001-02-16 2002-08-20 Applied Materials, Inc. Method and a system for sealing an epitaxial silicon layer on a substrate
US6518193B1 (en) * 2001-03-09 2003-02-11 Lsi Logic Corporation Substrate processing system
KR100421036B1 (ko) * 2001-03-13 2004-03-03 삼성전자주식회사 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법
KR100885904B1 (ko) * 2001-08-10 2009-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
NL1020054C2 (nl) * 2002-02-25 2003-09-05 Asm Int Inrichting voor het behandelen van wafers, voorzien van een meetmiddelendoos.
JP3727277B2 (ja) * 2002-02-26 2005-12-14 Necエレクトロニクス株式会社 半導体装置の製造方法
US6797617B2 (en) * 2002-05-21 2004-09-28 Asm America, Inc. Reduced cross-contamination between chambers in a semiconductor processing tool
WO2003107399A2 (en) * 2002-06-12 2003-12-24 Applied Materials, Inc. Method for improving nitrogen profile in plasma nitrided gate dielectric layers
GB2396331A (en) * 2002-12-20 2004-06-23 Inca Digital Printers Ltd Curing ink
US6722642B1 (en) 2002-11-06 2004-04-20 Tokyo Electron Limited High pressure compatible vacuum chuck for semiconductor wafer including lift mechanism
US7270137B2 (en) * 2003-04-28 2007-09-18 Tokyo Electron Limited Apparatus and method of securing a workpiece during high-pressure processing
SG141228A1 (en) * 2003-05-19 2008-04-28 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
KR100560666B1 (ko) * 2003-07-07 2006-03-16 삼성전자주식회사 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
JP4008899B2 (ja) 2003-09-08 2007-11-14 株式会社東芝 半導体装置の製造システムおよび半導体装置の製造方法
GB0329933D0 (en) * 2003-12-24 2004-01-28 Boc Group Plc Load lock
JP2005310990A (ja) * 2004-04-20 2005-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP4384093B2 (ja) 2004-09-03 2009-12-16 株式会社東芝 プロセス状態管理システム、管理サーバ、プロセス状態管理方法及びプロセス状態管理用プログラム
US7231321B2 (en) * 2004-11-10 2007-06-12 Tokyo Electron Limited Method of resetting substrate processing apparatus, storage medium storing program for implementing the method, and substrate processing apparatus
US7767145B2 (en) 2005-03-28 2010-08-03 Toyko Electron Limited High pressure fourier transform infrared cell
US7789971B2 (en) 2005-05-13 2010-09-07 Tokyo Electron Limited Treatment of substrate using functionalizing agent in supercritical carbon dioxide
JP5095242B2 (ja) * 2007-03-08 2012-12-12 株式会社日立ハイテクノロジーズ プラズマ処理方法
US8082741B2 (en) * 2007-05-15 2011-12-27 Brooks Automation, Inc. Integral facet cryopump, water vapor pump, or high vacuum pump
JP5194208B2 (ja) * 2007-10-18 2013-05-08 日本フェンオール株式会社 半導体処理ユニット及び半導体製造装置
JP2009295800A (ja) * 2008-06-05 2009-12-17 Komatsu Ltd Euv光発生装置における集光ミラーのクリーニング方法および装置
US7972961B2 (en) * 2008-10-09 2011-07-05 Asm Japan K.K. Purge step-controlled sequence of processing semiconductor wafers
US8216380B2 (en) * 2009-01-08 2012-07-10 Asm America, Inc. Gap maintenance for opening to process chamber
JP4665037B2 (ja) * 2009-02-06 2011-04-06 東京エレクトロン株式会社 基板処理システム
US8287648B2 (en) 2009-02-09 2012-10-16 Asm America, Inc. Method and apparatus for minimizing contamination in semiconductor processing chamber
US8232538B2 (en) * 2009-10-27 2012-07-31 Lam Research Corporation Method and apparatus of halogen removal using optimal ozone and UV exposure
US8525139B2 (en) * 2009-10-27 2013-09-03 Lam Research Corporation Method and apparatus of halogen removal
JP2013033965A (ja) * 2011-07-29 2013-02-14 Semes Co Ltd 基板処理装置、基板処理設備、及び基板処理方法
KR101400157B1 (ko) * 2011-07-29 2014-05-30 세메스 주식회사 기판처리장치, 기판처리설비 및 기판처리방법
DE102013009484B4 (de) * 2013-06-06 2021-05-20 Asys Automatic Systems Gmbh & Co. Kg Bearbeitungsanlage polaren Aufbaus für planare Substrate, Handhabungsvorrichtung, Kupplungsanordnung und Roboter für eine Bearbeitungsanlage
JP6217567B2 (ja) * 2014-09-08 2017-10-25 信越半導体株式会社 半導体製造装置、半導体基板の製造方法及び搬送ロボット
CN105405788B (zh) * 2014-09-16 2021-09-17 北京北方华创微电子装备有限公司 一种反应腔室
WO2016172003A1 (en) 2015-04-20 2016-10-27 Applied Materials, Inc. Buffer chamber wafer heating mechanism and supporting robot
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
JP6240695B2 (ja) * 2016-03-02 2017-11-29 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
US10872804B2 (en) 2017-11-03 2020-12-22 Asm Ip Holding B.V. Apparatus and methods for isolating a reaction chamber from a loading chamber resulting in reduced contamination
US10872803B2 (en) 2017-11-03 2020-12-22 Asm Ip Holding B.V. Apparatus and methods for isolating a reaction chamber from a loading chamber resulting in reduced contamination
KR102568797B1 (ko) * 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US11162174B2 (en) * 2018-09-20 2021-11-02 Taiwan Semiconductor Manufacturing Co, Ltd. Liquid delivery and vaporization apparatus and method
US10529602B1 (en) * 2018-11-13 2020-01-07 Applied Materials, Inc. Method and apparatus for substrate fabrication
JP7304738B2 (ja) * 2019-05-17 2023-07-07 株式会社Screenホールディングス 基板処理装置
JP7307240B1 (ja) * 2022-06-30 2023-07-11 蘇州芯慧聯半導体科技有限公司 真空ウエーハ搬送システム
JP7307241B1 (ja) * 2022-06-30 2023-07-11 蘇州芯慧聯半導体科技有限公司 基板自動搬送装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60184678A (ja) * 1984-03-02 1985-09-20 Canon Inc 真空処理装置
JPS62147726A (ja) * 1985-12-23 1987-07-01 Hitachi Ltd 電子線装置
US5013385A (en) * 1986-04-18 1991-05-07 General Signal Corporation Quad processor
JPS6328047A (ja) * 1986-07-22 1988-02-05 Tdk Corp クリ−ン搬送方法
DE3789212T2 (de) * 1986-12-19 1994-06-01 Applied Materials Inc Integriertes Bearbeitungssystem mit Vielfachkammer.
JPS63157870A (ja) * 1986-12-19 1988-06-30 Anelva Corp 基板処理装置
US5076205A (en) * 1989-01-06 1991-12-31 General Signal Corporation Modular vapor processor system
JPH0793348B2 (ja) * 1989-05-19 1995-10-09 アプライド マテリアルズ インコーポレーテッド 多重チャンバ真空式処理装置及び多重チャンバ真空式半導体ウェーハ処理装置
JP2849458B2 (ja) * 1990-07-03 1999-01-20 キヤノン株式会社 半導体装置の製造方法および製造装置
JPH04206547A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 装置間搬送方法
JPH0812846B2 (ja) * 1991-02-15 1996-02-07 株式会社半導体プロセス研究所 半導体製造装置

Also Published As

Publication number Publication date
US5981399A (en) 1999-11-09
WO1996025760A1 (fr) 1996-08-22
KR100382292B1 (ko) 2003-07-22
KR19980701759A (ko) 1998-06-25

Similar Documents

Publication Publication Date Title
JP3644036B2 (ja) 半導体装置の製造方法および半導体製造装置
KR100310249B1 (ko) 기판처리장치
JP3769802B2 (ja) 半導体装置の製造方法
KR100230697B1 (ko) 감압 처리 장치
US4838990A (en) Method for plasma etching tungsten
JP4531557B2 (ja) 半導体処理ツール内チャンバ間の相互汚染の減少
US20030053893A1 (en) Substrate processing apparatus and a method for fabricating a semiconductor device by using same
JP4916140B2 (ja) 真空処理システム
JP2001345279A (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
KR100297971B1 (ko) 스퍼터화학증착복합장치
US20020197145A1 (en) Substrate processing apparatus and a method for fabricating a semiconductor device by using same
JPH09104982A (ja) 基板処理装置
US20020063084A1 (en) Apparatus and method for reducing contamination in a wafer transfer chamber
JPH10107124A (ja) 基板処理装置
US20070175395A1 (en) Semiconductor device manufacturing equipment including a vacuum apparatus and a method of operating the same
JP3150620B2 (ja) 基板処理装置
JP2010010259A (ja) 真空処理装置
JP3605692B2 (ja) 搬送処理方法及び搬送処理装置
JPH09104983A (ja) 基板処理装置
JP4669257B2 (ja) 半導体製造方法、基板処理方法、及び基板処理装置
JPH08181183A (ja) 試料の搬送装置
JPH04271139A (ja) 半導体製造装置
JP2001185598A (ja) 基板処理装置
JPH1050802A (ja) 基板処理装置
JP2004119627A (ja) 半導体製造装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040907

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees