JP2849458B2 - 半導体装置の製造方法および製造装置 - Google Patents
半導体装置の製造方法および製造装置Info
- Publication number
- JP2849458B2 JP2849458B2 JP2174443A JP17444390A JP2849458B2 JP 2849458 B2 JP2849458 B2 JP 2849458B2 JP 2174443 A JP2174443 A JP 2174443A JP 17444390 A JP17444390 A JP 17444390A JP 2849458 B2 JP2849458 B2 JP 2849458B2
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- substrate
- film
- etching
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置を製造する製造方法および該製
造方法を実施する装置に関するものである。
造方法を実施する装置に関するものである。
半導体装置の主な製造工程は、基板上に金属、半導
体、絶縁体を成膜し該膜を所望のパターンに微細加工す
る工程である。近年、半導体記憶素子に代表されるよう
に、素子の大容量化、機能の高性能化が急速に進み、そ
れに伴い、回路パターンがより微細化し、また回路構造
もより複雑化してきている。また、液晶ディスプレイ、
プラズマディスプレイ等の表示装置もますます大型化
し、これに伴って素子機能も複雑化しつつある。現在、
これらのものを製造するための成膜工程や微細加工を行
なうエッチング工程は、溶液を用いたものから、真空中
や減圧ガス中でプラズマもしくは励起ガスを用いる、い
わゆるドライな工程が主になっている。しかし所望の微
細加工を行なうために一般に用いられるフォトリソグラ
フィープロセスでは、レジスト塗布、パターン露光、現
像、エッチング、レジスト剥離等の複雑なプロセスが用
いられる。このうちのレジスト塗布、現像、レジスト剥
離工程では溶液を使うため、すべてをドライなプロセス
にすることはできない。
体、絶縁体を成膜し該膜を所望のパターンに微細加工す
る工程である。近年、半導体記憶素子に代表されるよう
に、素子の大容量化、機能の高性能化が急速に進み、そ
れに伴い、回路パターンがより微細化し、また回路構造
もより複雑化してきている。また、液晶ディスプレイ、
プラズマディスプレイ等の表示装置もますます大型化
し、これに伴って素子機能も複雑化しつつある。現在、
これらのものを製造するための成膜工程や微細加工を行
なうエッチング工程は、溶液を用いたものから、真空中
や減圧ガス中でプラズマもしくは励起ガスを用いる、い
わゆるドライな工程が主になっている。しかし所望の微
細加工を行なうために一般に用いられるフォトリソグラ
フィープロセスでは、レジスト塗布、パターン露光、現
像、エッチング、レジスト剥離等の複雑なプロセスが用
いられる。このうちのレジスト塗布、現像、レジスト剥
離工程では溶液を使うため、すべてをドライなプロセス
にすることはできない。
上述した従来の半導体製造工程では、真空中で行なう
工程、溶液中で行なう工程や大気中で行なう工程が混在
しているため、試料表面が酸化してしまうとともに次の
工程のための予備的な工程（例えば、試料を真空状態に
するための真空びき、溶液処理後の洗浄乾燥工程等）が
必要となり、工程が増加し、複雑化してしまうという問
題点がある。また、各製造装置間での試料の移動量が多
くなり、時間的にも空間的にも無駄が多い。この工程の
増加、複雑化、試料の移動量の増加は、ゴミの付着を増
加させるという問題点がある。さらにレジストを使用
し、これを剥離するため、はがれたレジストがゴミとな
って試料表面に付着してしまい、素子の性能を劣化させ
るとともに歩留まりを低下させてしまうという問題点が
あった。
工程、溶液中で行なう工程や大気中で行なう工程が混在
しているため、試料表面が酸化してしまうとともに次の
工程のための予備的な工程（例えば、試料を真空状態に
するための真空びき、溶液処理後の洗浄乾燥工程等）が
必要となり、工程が増加し、複雑化してしまうという問
題点がある。また、各製造装置間での試料の移動量が多
くなり、時間的にも空間的にも無駄が多い。この工程の
増加、複雑化、試料の移動量の増加は、ゴミの付着を増
加させるという問題点がある。さらにレジストを使用
し、これを剥離するため、はがれたレジストがゴミとな
って試料表面に付着してしまい、素子の性能を劣化させ
るとともに歩留まりを低下させてしまうという問題点が
あった。
本発明は上記従来の技術の有する問題点に鑑みてなさ
れたものであって、表面の酸化を防ぎ、製造工程および
素子の移動量を減少させることができ、素子性能を向上
させ、歩留まりを向上することのできる半導体装置の製
造方法および装置を実現することを目的とする。
れたものであって、表面の酸化を防ぎ、製造工程および
素子の移動量を減少させることができ、素子性能を向上
させ、歩留まりを向上することのできる半導体装置の製
造方法および装置を実現することを目的とする。
本発明の半導体の製造方法は、 基板の表面を清浄する第１の工程と、該第１の工程に
より清浄された基板上に、半導体、金属または絶縁体の
いずれかの膜を堆積させる第２の工程と、該第２の工程
にて堆積された膜上に所望の素子構造を形成するために
選択光を照射してマスクを形成する第３の工程と、該第
３の工程にて形成されたマスクを遮蔽体としてエッチン
グを行なう第４の工程とを少なくとも有する半導体装置
の製造方法において、 前記第１乃至第４の各工程が、大気と遮断され、かつ
減圧された状態にて一貫して行なわれるものである。
より清浄された基板上に、半導体、金属または絶縁体の
いずれかの膜を堆積させる第２の工程と、該第２の工程
にて堆積された膜上に所望の素子構造を形成するために
選択光を照射してマスクを形成する第３の工程と、該第
３の工程にて形成されたマスクを遮蔽体としてエッチン
グを行なう第４の工程とを少なくとも有する半導体装置
の製造方法において、 前記第１乃至第４の各工程が、大気と遮断され、かつ
減圧された状態にて一貫して行なわれるものである。
この場合、マスクを形成する第３の工程として行なわ
れる選択光照射が反応ガス雰囲気中で行なわれ、基板上
に堆積された膜の表面が改質されることによりマスクが
形成されるものであってもよく、 さらに、マスクを形成する第３の工程および光エッチ
ングを行なう第４の工程の代わりに、選択光照射による
光エッチングが行なわれてもよい。
れる選択光照射が反応ガス雰囲気中で行なわれ、基板上
に堆積された膜の表面が改質されることによりマスクが
形成されるものであってもよく、 さらに、マスクを形成する第３の工程および光エッチ
ングを行なう第４の工程の代わりに、選択光照射による
光エッチングが行なわれてもよい。
また、本発明の半導体装置の製造装置は、基板の出入
れが行なわれるロードロック室と、基板の表面が清浄さ
れるクリーニング室と、清浄された基板上に半導体、金
属または絶縁体のいずれかの膜が堆積される成膜室と、
光入射窓が設けられ、該光入射窓を透過した選択光が基
板上に堆積された膜に照射されてマスクが形成される潜
像室と、エッチングが行なわれるエッチング室と、基板
の搬送を行なうための搬送室とを有し、 前記各室はいずれも真空封止可能に構成されており、
ロードロック室、クリーニング室、成膜室、潜像室およ
びエッチング室は、搬送室を中心としてその周囲に配設
され、個別に設けられたゲートバルブをそれぞれ介して
搬送室と連通している。
れが行なわれるロードロック室と、基板の表面が清浄さ
れるクリーニング室と、清浄された基板上に半導体、金
属または絶縁体のいずれかの膜が堆積される成膜室と、
光入射窓が設けられ、該光入射窓を透過した選択光が基
板上に堆積された膜に照射されてマスクが形成される潜
像室と、エッチングが行なわれるエッチング室と、基板
の搬送を行なうための搬送室とを有し、 前記各室はいずれも真空封止可能に構成されており、
ロードロック室、クリーニング室、成膜室、潜像室およ
びエッチング室は、搬送室を中心としてその周囲に配設
され、個別に設けられたゲートバルブをそれぞれ介して
搬送室と連通している。
この場合、潜像室およびエッチング室の代わりに、光
入射窓が設けられ、該光入射窓を透過した選択光が基板
上に堆積した膜に照射されて光エッチングが行なわれる
光エッチング室としてもよい。
入射窓が設けられ、該光入射窓を透過した選択光が基板
上に堆積した膜に照射されて光エッチングが行なわれる
光エッチング室としてもよい。
〔作用〕 半導体装置を製造するための各工程が、大気と遮断さ
れ、かつ減圧された状態にて一貫して行なわれるため、
基板の酸化およびゴミの付着が防止されるとともに工程
数が減少する。また、選択光照射によって形成されたマ
スクを用いてエッチングが行なわれ、もしくは光エッチ
ングが行なわれるので、剥離したレジストによるゴミの
発生がなくなる。
れ、かつ減圧された状態にて一貫して行なわれるため、
基板の酸化およびゴミの付着が防止されるとともに工程
数が減少する。また、選択光照射によって形成されたマ
スクを用いてエッチングが行なわれ、もしくは光エッチ
ングが行なわれるので、剥離したレジストによるゴミの
発生がなくなる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示す上面図であ
り、試料８上にパターンを形成するものである。
り、試料８上にパターンを形成するものである。
第１図において、１は試料８を導入導出するためのロ
ードロック室である。２は試料８の表面をプラズマを用
いてクリーニングするクリーニング室である。３は金属
をスパッタ成膜するためのスパッタ成膜室である。４は
絶縁膜と半導体膜をプラズマ成膜するためのプラズマ成
膜室である。５は膜をケミカルドライエッチングするた
めのエッチング室である。９は図示しない搬送機構によ
り試料８の搬送を各室間で行なう搬送機であり、搬送室
10内に設けられている。
ードロック室である。２は試料８の表面をプラズマを用
いてクリーニングするクリーニング室である。３は金属
をスパッタ成膜するためのスパッタ成膜室である。４は
絶縁膜と半導体膜をプラズマ成膜するためのプラズマ成
膜室である。５は膜をケミカルドライエッチングするた
めのエッチング室である。９は図示しない搬送機構によ
り試料８の搬送を各室間で行なう搬送機であり、搬送室
10内に設けられている。
ロードロック室１、クリーニング室２、スパッタ成膜
室３、プラズマ成膜室４、エッチング室５、潜像室６お
よび搬送室10のいずれも真空気密可能に構成されてお
り、室内を真空排気するための真空排気装置（図示せ
ず）がそれぞれ備えられている。ロードロック室１、ク
リーニング室２、スパッタ成膜室３、プラズマ成膜室
４、エッチング室５および潜像室６はそれぞれ搬送室10
の周囲に配設されており、ゲートバルブ7b〜7gをそれぞ
れ介して搬送室10と連通する。また、ロードロック室１
には搬送室10と連通するゲートバルブ7bの他に、試料８
の出入れを外部と行なうためのゲートバルブ7aが設けら
れている。
室３、プラズマ成膜室４、エッチング室５、潜像室６お
よび搬送室10のいずれも真空気密可能に構成されてお
り、室内を真空排気するための真空排気装置（図示せ
ず）がそれぞれ備えられている。ロードロック室１、ク
リーニング室２、スパッタ成膜室３、プラズマ成膜室
４、エッチング室５および潜像室６はそれぞれ搬送室10
の周囲に配設されており、ゲートバルブ7b〜7gをそれぞ
れ介して搬送室10と連通する。また、ロードロック室１
には搬送室10と連通するゲートバルブ7bの他に、試料８
の出入れを外部と行なうためのゲートバルブ7aが設けら
れている。
第２図乃至第５図はそれぞれ第１図中のクリーニング
室２、スパッタ成膜室３、プラズマ成膜室４、エッチン
グ室５および潜像室６の構成を示す断面図である。
室２、スパッタ成膜室３、プラズマ成膜室４、エッチン
グ室５および潜像室６の構成を示す断面図である。
クリーニング室２を示した第２図において、21はクリ
ーニングガスをクリーニング室２内に導入するためにク
リーニング室２の上方に設けられたガス導入口、22はク
リーニング室２に置かれる試料８を保持する試料保持
台、23は試料保持台22に対向する対向電極、24は試料保
持台22をクリーニング室２を構成する真空容器から絶縁
するための絶縁体、25は13.56MHz、200Wの高周波電源で
あり、試料保持台22に接続されている。26は試料保持台
側と高周波電源側のマッチングを取るためのマッチング
ボックスである。スパッタ成膜室３を示した第３図にお
いては、31はスパッタガスをスパッタ成膜室３内に導入
するためのガス導入口、32はスパッタ成膜室３に置かれ
る試料８を保持する試料保持台、33は試料保持台32に対
向して設けられ、高周波電力が加えられる対向電極、34
は対向電極33をスパッタ成膜室３を構成する真空容器か
ら絶縁するための絶縁体、35は13.56MHz、500Wの高周波
電源、36は試料保持台32と高周波電源35側のマッチング
を取るためのマッチングボックス、37は対向電極34を直
流的に絶縁するためのコンデンサ、38はスパッタ金属で
ある。プラズマ成膜室４を示した第４図においては、41
は堆積ガスをプラズマ成膜室４内に導入するためのガス
導入口、42はプラズマ成膜室４に置かれる試料８を保持
する試料保持台、43は試料保持台42に対向して設けら
れ、高周波電力が加えられる対向電極、44は対向電極43
をプラズマ成膜室４を構成する真空容器から絶縁するた
めの絶縁体、45は13.56MHz、350Wの高周波電源、46は試
料保持台42と高周波電源45側のマッチングを取るための
マッチングボックスである。エッチング室５を示した第
５図においては、52はエッチング室５に置かれる試料８
を保持する試料保持台、53はエッチング室５に供給する
励起ガスを発生させるためのマイクロ波プラズマガス励
起装置、51はマイクロ波プラズマガス励起装置53にエッ
チングガスを供給するためのガス導入口、54はマイクロ
波プラズマガス励起装置53で発生した励起ガスをエッチ
ング室５に輸送するための輸送管であり、試料保持台52
と対向する位置に設けられている。潜像室６を示した第
６図においては、61は潜像室６に潜像ガスを導入するた
めのガス導入口、62は潜像室６内に設置される試料８を
保持する試料保持台、63は光源であるところのKrFエキ
シマレーザー、64は光源63にて発生した光により後述す
るマスク65を照明する照明光学系、65は石英板にCrでパ
ターニングされたマスク（またはレチクル）、66はマス
クパターンを試料８の表面に結像するための投影光学
系、67は投影光学系66を出た光を潜像室６に導入するた
めの窓である。上記の各装置のうち、光源63、照明光学
系64、マスク65、投影光学系66は潜像室６の上方に設け
られている。
ーニングガスをクリーニング室２内に導入するためにク
リーニング室２の上方に設けられたガス導入口、22はク
リーニング室２に置かれる試料８を保持する試料保持
台、23は試料保持台22に対向する対向電極、24は試料保
持台22をクリーニング室２を構成する真空容器から絶縁
するための絶縁体、25は13.56MHz、200Wの高周波電源で
あり、試料保持台22に接続されている。26は試料保持台
側と高周波電源側のマッチングを取るためのマッチング
ボックスである。スパッタ成膜室３を示した第３図にお
いては、31はスパッタガスをスパッタ成膜室３内に導入
するためのガス導入口、32はスパッタ成膜室３に置かれ
る試料８を保持する試料保持台、33は試料保持台32に対
向して設けられ、高周波電力が加えられる対向電極、34
は対向電極33をスパッタ成膜室３を構成する真空容器か
ら絶縁するための絶縁体、35は13.56MHz、500Wの高周波
電源、36は試料保持台32と高周波電源35側のマッチング
を取るためのマッチングボックス、37は対向電極34を直
流的に絶縁するためのコンデンサ、38はスパッタ金属で
ある。プラズマ成膜室４を示した第４図においては、41
は堆積ガスをプラズマ成膜室４内に導入するためのガス
導入口、42はプラズマ成膜室４に置かれる試料８を保持
する試料保持台、43は試料保持台42に対向して設けら
れ、高周波電力が加えられる対向電極、44は対向電極43
をプラズマ成膜室４を構成する真空容器から絶縁するた
めの絶縁体、45は13.56MHz、350Wの高周波電源、46は試
料保持台42と高周波電源45側のマッチングを取るための
マッチングボックスである。エッチング室５を示した第
５図においては、52はエッチング室５に置かれる試料８
を保持する試料保持台、53はエッチング室５に供給する
励起ガスを発生させるためのマイクロ波プラズマガス励
起装置、51はマイクロ波プラズマガス励起装置53にエッ
チングガスを供給するためのガス導入口、54はマイクロ
波プラズマガス励起装置53で発生した励起ガスをエッチ
ング室５に輸送するための輸送管であり、試料保持台52
と対向する位置に設けられている。潜像室６を示した第
６図においては、61は潜像室６に潜像ガスを導入するた
めのガス導入口、62は潜像室６内に設置される試料８を
保持する試料保持台、63は光源であるところのKrFエキ
シマレーザー、64は光源63にて発生した光により後述す
るマスク65を照明する照明光学系、65は石英板にCrでパ
ターニングされたマスク（またはレチクル）、66はマス
クパターンを試料８の表面に結像するための投影光学
系、67は投影光学系66を出た光を潜像室６に導入するた
めの窓である。上記の各装置のうち、光源63、照明光学
系64、マスク65、投影光学系66は潜像室６の上方に設け
られている。
次に、FETを作製する際の本実施例の作製手順につい
て説明する。
て説明する。
第７図（ａ）乃至第７図（ｇ）は、それぞれ各作製工
程における成長膜の構造を示す図である。第１図乃至第
６図においては試料８として示されていた石英板71をゲ
ートバルブ7aを通してロードロック室１に入れ、ロード
ロック室１の室内を真空排気装置（図示せず）によって
10-6torr以下に真空排気する。搬送室10は真空排気装置
（図示せず）によって常に排気し、10-6torr以下に圧力
を保つ。ゲートバルブ7bを開け、搬送機７によって試料
である石英基板71を受け取り、搬送室１に入れてゲート
バルブ7bを閉じる。
程における成長膜の構造を示す図である。第１図乃至第
６図においては試料８として示されていた石英板71をゲ
ートバルブ7aを通してロードロック室１に入れ、ロード
ロック室１の室内を真空排気装置（図示せず）によって
10-6torr以下に真空排気する。搬送室10は真空排気装置
（図示せず）によって常に排気し、10-6torr以下に圧力
を保つ。ゲートバルブ7bを開け、搬送機７によって試料
である石英基板71を受け取り、搬送室１に入れてゲート
バルブ7bを閉じる。
次に、クリーニング室２の内部を予め真空排気装置
（図示せず）によって10-7torr以下になるまで真空排気
しておき、ゲートバルブ7cを開けて石英基板８を搬送機
９によってクリーニング室２内の試料保持台22に載せ、
ゲートバルブ7cを閉じる。真空排気装置（図示せず）に
よってクリーニング室２の内部10-7torr以下になるまで
真空排気する。ガス導入口21より石英基板71の表面をク
リーニングするガス、この場合Ar50sccmをクリーニング
室１内に導入し、クリーニング室２の圧力が0.08torrに
なるように真空排気装置（図示せず）を操作制御する。
（図示せず）によって10-7torr以下になるまで真空排気
しておき、ゲートバルブ7cを開けて石英基板８を搬送機
９によってクリーニング室２内の試料保持台22に載せ、
ゲートバルブ7cを閉じる。真空排気装置（図示せず）に
よってクリーニング室２の内部10-7torr以下になるまで
真空排気する。ガス導入口21より石英基板71の表面をク
リーニングするガス、この場合Ar50sccmをクリーニング
室１内に導入し、クリーニング室２の圧力が0.08torrに
なるように真空排気装置（図示せず）を操作制御する。
次に、13.56MHz、100Wの高周波をマッチングボックス
26を調整しながら、試料保持台22に印加し、試料保持台
22と対向電極23の間の空間にプラズマを発生させる。試
料保持台22はマッチングボクス26内にあるコンデンサ
（図示せず）によって直流的に絶縁されているため、電
子とイオンとの移動度の差から試料保持台22は−60V程
度の負の直流バイアス電圧が発生し、この電圧によって
Arイオンが加速され、石英基板71の表面に衝突し、表面
にある汚れを物理的にスパッタ除去するため、清浄面が
得られる。処理時間は約60sec程度である。処理終了後
ガスの供給を止め、クリーニング室２の内部の圧力が10
-7torr以下になるまで真空排気する。ゲートバルブ7cを
開け搬送機９によって石英基板71を取り出しゲートバル
ブ7cを閉じ、クリーニング室２の内部の圧力が10-7torr
以下を保つよう再度真空排気しておく。
26を調整しながら、試料保持台22に印加し、試料保持台
22と対向電極23の間の空間にプラズマを発生させる。試
料保持台22はマッチングボクス26内にあるコンデンサ
（図示せず）によって直流的に絶縁されているため、電
子とイオンとの移動度の差から試料保持台22は−60V程
度の負の直流バイアス電圧が発生し、この電圧によって
Arイオンが加速され、石英基板71の表面に衝突し、表面
にある汚れを物理的にスパッタ除去するため、清浄面が
得られる。処理時間は約60sec程度である。処理終了後
ガスの供給を止め、クリーニング室２の内部の圧力が10
-7torr以下になるまで真空排気する。ゲートバルブ7cを
開け搬送機９によって石英基板71を取り出しゲートバル
ブ7cを閉じ、クリーニング室２の内部の圧力が10-7torr
以下を保つよう再度真空排気しておく。
次に、プラズマ成膜室４の内部を真空排気装置（図示
せず）によって10-7torr以下になるまで真空排気する。
続いて、ゲートバルブ7eを開け、石英基板71を搬送機９
によってプラズマ成膜室４に導入し、ヒータ（図示せ
ず）によって予め250℃に加熱された試料保持台42に載
せ、ゲートバルブ7eを閉じる。この後、プラズマ成膜室
４の内部を真空排気装置（図示せず）によって10-7torr
以下になるまで真空排気し、石英基板71の温度が250℃
になるまで加熱する。
せず）によって10-7torr以下になるまで真空排気する。
続いて、ゲートバルブ7eを開け、石英基板71を搬送機９
によってプラズマ成膜室４に導入し、ヒータ（図示せ
ず）によって予め250℃に加熱された試料保持台42に載
せ、ゲートバルブ7eを閉じる。この後、プラズマ成膜室
４の内部を真空排気装置（図示せず）によって10-7torr
以下になるまで真空排気し、石英基板71の温度が250℃
になるまで加熱する。
次に、ガス導入口41よりSiH4を100sccm、H2を740sccm
をプラズマ成膜室４内に導入し、プラズマ成膜室４内の
圧力が0.5torrになるように真空排気装置（図示せず）
を操作制御する。13.56MHz、100Wの高周波をマッチング
ボックス46を調整しながら、対向電極43に印加し、試料
保持台42と対向電極43の間の空間にプラズマを発生さ
せ、該導入ガスをプラズマ分解し、アモルファスシリコ
ン（ａ−Si）膜72を5000Å堆積させる〔第７図（ａ）参
照〕。成膜後、導入ガスを止めプラズマ成膜室４の内部
が10-7torr以下になるまで真空排気した後に、ガス導入
口41よりSiH4を20sccm、H2を80sccm、PH3を400sccmプラ
ズマ成膜室４内に導入し、プラズマ成膜室４内の圧力が
0.5torrになるように真空排気装置（図示せず）を操作
制御する。
をプラズマ成膜室４内に導入し、プラズマ成膜室４内の
圧力が0.5torrになるように真空排気装置（図示せず）
を操作制御する。13.56MHz、100Wの高周波をマッチング
ボックス46を調整しながら、対向電極43に印加し、試料
保持台42と対向電極43の間の空間にプラズマを発生さ
せ、該導入ガスをプラズマ分解し、アモルファスシリコ
ン（ａ−Si）膜72を5000Å堆積させる〔第７図（ａ）参
照〕。成膜後、導入ガスを止めプラズマ成膜室４の内部
が10-7torr以下になるまで真空排気した後に、ガス導入
口41よりSiH4を20sccm、H2を80sccm、PH3を400sccmプラ
ズマ成膜室４内に導入し、プラズマ成膜室４内の圧力が
0.5torrになるように真空排気装置（図示せず）を操作
制御する。
次に、13.56MHz、300Wの高周波をマッチングボックス
46を調整しながら、対向電極43に印加し、試料保持台42
を対向電極43の間の空間にプラズマを発生させ、該導入
ガスをプラズマ分解し、n+アモルファスシリコン（n+−
Si）膜73を1000Å堆積させる〔第７図（ｂ）参照〕。成
膜後導入ガスを止め、プラズマ成膜室４の内部が10-7to
rr以下になるまで真空排気し、ゲートバルブ7eを開けて
搬送機９によって石英基板71を取り出し、ゲートバルブ
7eを閉じ、プラズマ成膜室４の内部の圧力が10-7torr以
下に保つように真空排気しておく。
46を調整しながら、対向電極43に印加し、試料保持台42
を対向電極43の間の空間にプラズマを発生させ、該導入
ガスをプラズマ分解し、n+アモルファスシリコン（n+−
Si）膜73を1000Å堆積させる〔第７図（ｂ）参照〕。成
膜後導入ガスを止め、プラズマ成膜室４の内部が10-7to
rr以下になるまで真空排気し、ゲートバルブ7eを開けて
搬送機９によって石英基板71を取り出し、ゲートバルブ
7eを閉じ、プラズマ成膜室４の内部の圧力が10-7torr以
下に保つように真空排気しておく。
次に、予め10-7torr以下に真空排気装置（図示せず）
によって排気された潜像室６のゲートバルブ7gを開け、
石英基板71を搬送機９によって潜像室６に導入し、試料
保持台62に載せ、ゲートバルブ7gを閉じる。続いて、真
空排気装置（図示せず）によって潜像室６の内部を10-7
torr以下になるまで真空排気する。ガス導入口62よりNO
2ガスを潜像室６内に導入し、内部の圧力が1torrとなる
ように真空排気装置を制御する。続いて、光源63である
KrFエキシマレーザーで発振させた波長248nmのレーザー
光を照明光学系64によってチャンネル（チャンネル幅:2
5μｍ、チャンネル長:10μｍ）を形成するためのパター
ンが形成されたマスク65に均一に照射し、投影光学系66
によって石英基板上のn+−Si膜73の表面にマスク65のパ
ターン像を窓67を通して結像させる。なお窓67の材質と
して波長248nmのレーザー光を吸収せずに透過させるた
め石英を使用した。マスク像が結像したn+−Si膜73の表
面では、光が当たった部分のみでNO2とSiが光化学反応
を起こし、10分間の露光でn+poly−Si表面に厚さ20Å程
度のSiOX総が形成される（不図示）。光が当たっていな
い部分ではこの反応は進まないので、結局マスクのネガ
パターンがn+−Si膜73の表面に形成される。換言すれば
n+−Si間73がSiOXに改質され、潜像が形成される。なお
光源63としてここでKrFエキシマレーザーを使用した
が、キセノンランプ、低圧水銀灯、高圧水銀灯等のラン
プ光源や、ArFエキシマレーザー、XeClエキシマレーザ
ー、Arレーザー等の紫外線レーザーも同様の効果があ
る。
によって排気された潜像室６のゲートバルブ7gを開け、
石英基板71を搬送機９によって潜像室６に導入し、試料
保持台62に載せ、ゲートバルブ7gを閉じる。続いて、真
空排気装置（図示せず）によって潜像室６の内部を10-7
torr以下になるまで真空排気する。ガス導入口62よりNO
2ガスを潜像室６内に導入し、内部の圧力が1torrとなる
ように真空排気装置を制御する。続いて、光源63である
KrFエキシマレーザーで発振させた波長248nmのレーザー
光を照明光学系64によってチャンネル（チャンネル幅:2
5μｍ、チャンネル長:10μｍ）を形成するためのパター
ンが形成されたマスク65に均一に照射し、投影光学系66
によって石英基板上のn+−Si膜73の表面にマスク65のパ
ターン像を窓67を通して結像させる。なお窓67の材質と
して波長248nmのレーザー光を吸収せずに透過させるた
め石英を使用した。マスク像が結像したn+−Si膜73の表
面では、光が当たった部分のみでNO2とSiが光化学反応
を起こし、10分間の露光でn+poly−Si表面に厚さ20Å程
度のSiOX総が形成される（不図示）。光が当たっていな
い部分ではこの反応は進まないので、結局マスクのネガ
パターンがn+−Si膜73の表面に形成される。換言すれば
n+−Si間73がSiOXに改質され、潜像が形成される。なお
光源63としてここでKrFエキシマレーザーを使用した
が、キセノンランプ、低圧水銀灯、高圧水銀灯等のラン
プ光源や、ArFエキシマレーザー、XeClエキシマレーザ
ー、Arレーザー等の紫外線レーザーも同様の効果があ
る。
上記の潜像形成後に導入ガスを止め、潜像室６の内部
が10-7torr以下になるまで真空排気し、ゲートバルブ7g
を開け、搬送機９によって石英基板71を取り出してゲー
トバルブ7gを閉じる。この後、潜像室６の内部の圧力が
10-7torr以下に保つように再度真空排気する。
が10-7torr以下になるまで真空排気し、ゲートバルブ7g
を開け、搬送機９によって石英基板71を取り出してゲー
トバルブ7gを閉じる。この後、潜像室６の内部の圧力が
10-7torr以下に保つように再度真空排気する。
次に、予め10-7torr以下に真空排気装置（図示せず）
によって排気されたエッチング室５のゲートバルブ7fを
開け、石英基板71を搬送機９によってエッチング室５に
導入して試料保持台52に載せ、ゲートバルブ7fを閉じ
る。この後、真空排気装置（図示せず）によってエッチ
ング室５の内部が10-7torr以下になるまで真空排気す
る。続いて、ガス導入口51より、潜像が施されたn+−Si
膜73をエッチングするガス、この場合Cl2500sccmをマイ
クロ波プラズマガス励起装置53内に導入し、エッチング
室５の圧力が0.25torrになるように真空排気装置（図示
せず）を操作制御する。続いて、マイクロ波発生装置
（図示せず）が発生した2.45GHz,700Wのマイクロイ波を
マイクロ波プラズマガス励起装置53に供給させ、該エッ
チングガスをプラズマ化することによって励起した励起
分子Cl2 ＊,Cl＊を全長が20cm,内径が40mmの石英製であ
る輸送管54を介してエッチング室５に供給する。石英基
板71上に達した該励起分子n+−Si膜73表面に潜像パター
ンを持つSiO2層をマスクにして、n+−Si膜73と反応し揮
発性物質である塩素化合物を発生し、n+poly−Si層がエ
ッチングされてチャンネルが形成される〔第７図（ｃ）
参照〕。その後導入ガスを止め、エッチング室５の内部
が10-7torr以下になるまで真空排気し、ゲートバルブ7f
を開けて搬送機９によって石英基板71を取り出し、ゲー
トバルブ7fを閉じ、エッチング室５の内部の圧力が10-7
torr以下に保つよう再度真空排気しておく。
によって排気されたエッチング室５のゲートバルブ7fを
開け、石英基板71を搬送機９によってエッチング室５に
導入して試料保持台52に載せ、ゲートバルブ7fを閉じ
る。この後、真空排気装置（図示せず）によってエッチ
ング室５の内部が10-7torr以下になるまで真空排気す
る。続いて、ガス導入口51より、潜像が施されたn+−Si
膜73をエッチングするガス、この場合Cl2500sccmをマイ
クロ波プラズマガス励起装置53内に導入し、エッチング
室５の圧力が0.25torrになるように真空排気装置（図示
せず）を操作制御する。続いて、マイクロ波発生装置
（図示せず）が発生した2.45GHz,700Wのマイクロイ波を
マイクロ波プラズマガス励起装置53に供給させ、該エッ
チングガスをプラズマ化することによって励起した励起
分子Cl2 ＊,Cl＊を全長が20cm,内径が40mmの石英製であ
る輸送管54を介してエッチング室５に供給する。石英基
板71上に達した該励起分子n+−Si膜73表面に潜像パター
ンを持つSiO2層をマスクにして、n+−Si膜73と反応し揮
発性物質である塩素化合物を発生し、n+poly−Si層がエ
ッチングされてチャンネルが形成される〔第７図（ｃ）
参照〕。その後導入ガスを止め、エッチング室５の内部
が10-7torr以下になるまで真空排気し、ゲートバルブ7f
を開けて搬送機９によって石英基板71を取り出し、ゲー
トバルブ7fを閉じ、エッチング室５の内部の圧力が10-7
torr以下に保つよう再度真空排気しておく。
次に、すでに内部の圧力が10-7torr以下とされている
プラズマ成膜室４のゲートバルブ7eを開け、石英基板71
を搬送機９によってその室内に導入し、ヒータ（図示せ
ず）によって予め350℃に加熱された試料保持台42に載
せた後にゲートバルブ7eを閉じる。続いて、真空排気装
置（図示せず）によってプラズマ成膜室４の内部を10-7
torr以下になるまで真空排気し、石英基板71の温度が35
0℃になるまで加熱する。ガス導入口41よりSiH4を13scc
m、H2を120sccm、NH3を360sccmプラズマ成膜室４内に導
入し、プラズマ成膜室内の圧力が0.5torrになるように
真空排気装置（図示せず）を操作制御する。13.56MHz、
80Wの高周波をマッチングボックス46を調整しながら対
向電極43に印加し、試料保持台42と対向電極43の間の空
間にプラズマを発生させ、該導入ガスをプラズマ分解
し、アモルファスシリコン窒素（ａ−SiN）膜74を4000
Å堆積させる〔第７図（ｄ）参照〕。成膜後導入ガスを
止め、プラズマ成膜室４の内部が10-7torr以下になるま
で真空排気した後に、ゲートバルブ7eを開け、搬送機９
によって石英基板８を取り出し、ゲートバルブ7eを閉じ
てプラズマ成膜室４の内部の圧力が10-7torr以下を保つ
よう再度真空排気しておく。
プラズマ成膜室４のゲートバルブ7eを開け、石英基板71
を搬送機９によってその室内に導入し、ヒータ（図示せ
ず）によって予め350℃に加熱された試料保持台42に載
せた後にゲートバルブ7eを閉じる。続いて、真空排気装
置（図示せず）によってプラズマ成膜室４の内部を10-7
torr以下になるまで真空排気し、石英基板71の温度が35
0℃になるまで加熱する。ガス導入口41よりSiH4を13scc
m、H2を120sccm、NH3を360sccmプラズマ成膜室４内に導
入し、プラズマ成膜室内の圧力が0.5torrになるように
真空排気装置（図示せず）を操作制御する。13.56MHz、
80Wの高周波をマッチングボックス46を調整しながら対
向電極43に印加し、試料保持台42と対向電極43の間の空
間にプラズマを発生させ、該導入ガスをプラズマ分解
し、アモルファスシリコン窒素（ａ−SiN）膜74を4000
Å堆積させる〔第７図（ｄ）参照〕。成膜後導入ガスを
止め、プラズマ成膜室４の内部が10-7torr以下になるま
で真空排気した後に、ゲートバルブ7eを開け、搬送機９
によって石英基板８を取り出し、ゲートバルブ7eを閉じ
てプラズマ成膜室４の内部の圧力が10-7torr以下を保つ
よう再度真空排気しておく。
次に、ゲートバルブ7gを開け石英基板71を搬送機９に
よって潜像室６に導入し、試料保持台62に載せ、ゲート
バルブ7gを閉じてａ−SiN膜74の表面に、前述のn+−Si
膜73上に形成したチャンネル形成用の潜像膜と同一でSi
OX膜の潜像を同位置に作製する。
よって潜像室６に導入し、試料保持台62に載せ、ゲート
バルブ7gを閉じてａ−SiN膜74の表面に、前述のn+−Si
膜73上に形成したチャンネル形成用の潜像膜と同一でSi
OX膜の潜像を同位置に作製する。
次に、該潜像をマスクとしてａ−SiN膜74をエッチン
グしてゲート絶縁膜を形成するが、エッチングガスとし
てCl2,900sccm、NF3,100sccmをガス導入口51より供給
し、n+−Si膜73と同様にａ−SiN膜74のエッチングを行
なう〔第７図（ｅ）参照〕。その後上記導入ガスを止
め、エッチング室５の内部が10-7torr以下になるまで真
空排気し、ゲートバルブ7fを開け、搬送機９によって石
英基板71を取り出してゲートバルブ7fを閉じ、エッチン
グ室５の内部の圧力が10-7torr以下を保つよう再度真空
排気しておく。
グしてゲート絶縁膜を形成するが、エッチングガスとし
てCl2,900sccm、NF3,100sccmをガス導入口51より供給
し、n+−Si膜73と同様にａ−SiN膜74のエッチングを行
なう〔第７図（ｅ）参照〕。その後上記導入ガスを止
め、エッチング室５の内部が10-7torr以下になるまで真
空排気し、ゲートバルブ7fを開け、搬送機９によって石
英基板71を取り出してゲートバルブ7fを閉じ、エッチン
グ室５の内部の圧力が10-7torr以下を保つよう再度真空
排気しておく。
次に予め真空排気装置（図示せず）によって内部が10
-7torr以下になるまで真空排気されたスパッタ成膜室３
のゲートバルブ7dを開け、石英基板71を搬送機９によっ
てスパッタ成膜室３に導入して試料保持台32に載せ、ゲ
ートバルブ7dを閉じる。続いて、真空排気装置（図示せ
ず）によってスパッタ成膜室３の内部が10-7torr以下に
なるまで真空排気する。ガス導入口31よりAr.50sccmを
スパッタ成膜室３内に導入させ、スパッタ成膜室３内の
圧力が0.05torrになるように真空排気装置（図示せず）
を操作制御する。13.56MHz,500Wの高周波をマッチング
ボックス36を調整しながら対向電極33に印加し、試料保
持台32と対向電極33の間の空間にプラズマを発生させて
該導入ガスをプラズマ分解し、対向電極33にスパッタ金
属38として取り付けられてアルミをスッパッタし、石英
基板71上にAl薄膜75を4000Å堆積させる〔第７図（ｆ）
参照〕。Al薄膜75成膜後、導入ガスを止め、スパッタ成
膜室３の内部が10-7torr以下になるまで真空排気し、ゲ
ートバルブ7dを開け、搬送機９によって石英基板71を取
り出してゲートバルブ7dを閉じ、スパッタ成膜室３の内
部の圧力が10-7torr以下を保つよう再度真空排気してお
く。
-7torr以下になるまで真空排気されたスパッタ成膜室３
のゲートバルブ7dを開け、石英基板71を搬送機９によっ
てスパッタ成膜室３に導入して試料保持台32に載せ、ゲ
ートバルブ7dを閉じる。続いて、真空排気装置（図示せ
ず）によってスパッタ成膜室３の内部が10-7torr以下に
なるまで真空排気する。ガス導入口31よりAr.50sccmを
スパッタ成膜室３内に導入させ、スパッタ成膜室３内の
圧力が0.05torrになるように真空排気装置（図示せず）
を操作制御する。13.56MHz,500Wの高周波をマッチング
ボックス36を調整しながら対向電極33に印加し、試料保
持台32と対向電極33の間の空間にプラズマを発生させて
該導入ガスをプラズマ分解し、対向電極33にスパッタ金
属38として取り付けられてアルミをスッパッタし、石英
基板71上にAl薄膜75を4000Å堆積させる〔第７図（ｆ）
参照〕。Al薄膜75成膜後、導入ガスを止め、スパッタ成
膜室３の内部が10-7torr以下になるまで真空排気し、ゲ
ートバルブ7dを開け、搬送機９によって石英基板71を取
り出してゲートバルブ7dを閉じ、スパッタ成膜室３の内
部の圧力が10-7torr以下を保つよう再度真空排気してお
く。
次にゲートバルブ7gを開け、石英基板71を搬送機９に
よって潜像室６に導入し、試料保持台62に載せ、ゲート
バルブ7gを閉じ、前述した２回の潜像形成工程と同様の
手法で、Al薄膜75の表面に電極用の潜像層を作製する。
ただしここで形成される潜像層の組成はAlOXである。
よって潜像室６に導入し、試料保持台62に載せ、ゲート
バルブ7gを閉じ、前述した２回の潜像形成工程と同様の
手法で、Al薄膜75の表面に電極用の潜像層を作製する。
ただしここで形成される潜像層の組成はAlOXである。
次にゲートバルブ7fを開け、石英基板71を試料保持台
72に載せ、前述したエッチング工程と同様の手法で該潜
像層をマスクとしてAl薄膜をエッチングしてソース、ド
レイン、ゲート電極を形成する〔第７図（ｇ）参照〕。
エッチングガスとしてCl2を1000sccmをガス導入口51よ
り供給し、n+−Si膜73、ａ−SiN膜74と同様にエッチン
グを行なう〔第７図（ｅ）参照〕。その後導入ガスを止
め、エッチング室５の内部が10-7torr以下になるまで真
空排気し、ゲートバルブ7fを開け、搬送機９によって石
英基板71を取り出してゲートバルブ7fを閉じ、ゲートバ
ルブ7bを開けて、石英基板71をロードロック室１に入
れ、ゲートバルブ7bを閉め、ロードロック室１の内部を
大気圧に戻しFETが形成された石英基板を取り出す。
72に載せ、前述したエッチング工程と同様の手法で該潜
像層をマスクとしてAl薄膜をエッチングしてソース、ド
レイン、ゲート電極を形成する〔第７図（ｇ）参照〕。
エッチングガスとしてCl2を1000sccmをガス導入口51よ
り供給し、n+−Si膜73、ａ−SiN膜74と同様にエッチン
グを行なう〔第７図（ｅ）参照〕。その後導入ガスを止
め、エッチング室５の内部が10-7torr以下になるまで真
空排気し、ゲートバルブ7fを開け、搬送機９によって石
英基板71を取り出してゲートバルブ7fを閉じ、ゲートバ
ルブ7bを開けて、石英基板71をロードロック室１に入
れ、ゲートバルブ7bを閉め、ロードロック室１の内部を
大気圧に戻しFETが形成された石英基板を取り出す。
なお上記実施例では潜像エッチングプロセスを用いて
微細加工を行なったが、光エッチングを用いても同様の
効果が得られる。光エッチングは光潜像室６を使って実
施することができる。
微細加工を行なったが、光エッチングを用いても同様の
効果が得られる。光エッチングは光潜像室６を使って実
施することができる。
次に、本発明の第２の実施例として、上述の実施例で
作製した厚さ4000ÅのAl薄膜75を光エッチングにより加
工してFET電極を形成するプロセスについて説明する。
作製した厚さ4000ÅのAl薄膜75を光エッチングにより加
工してFET電極を形成するプロセスについて説明する。
本実施例においては潜像室６が光エッチング室として
使用される。
使用される。
厚さ4000ÅのAl薄膜75をスパッタ成膜する過程を上記
実施例とまったく同様に行ない、その後潜像室６を10-7
torr以下に真空排気装置（図示せず）によって排気し、
ゲートバルブ7gを開けて石英基板71を搬送機９によって
潜像室６に導入し、試料保持台62に載せて、ゲートバル
ブ7gを閉じる。続いて、真空排気装置（図示せず）によ
って潜像室６の内部を10-7torr以下になるまで真空排気
する。
実施例とまったく同様に行ない、その後潜像室６を10-7
torr以下に真空排気装置（図示せず）によって排気し、
ゲートバルブ7gを開けて石英基板71を搬送機９によって
潜像室６に導入し、試料保持台62に載せて、ゲートバル
ブ7gを閉じる。続いて、真空排気装置（図示せず）によ
って潜像室６の内部を10-7torr以下になるまで真空排気
する。
次に、ガス導入口62によりCl2ガスを潜像室６内に導
入し、潜像室６の内部の圧力が0.1torrとなるように真
空排気装置を制御する。この状態で光源63であるKrFエ
キシマレーザーで発振させた波長248nmのレーザー光を
前述の実施例で用いた電極形成用のマスク65の遮蔽部と
開口部が逆に形成されたネガ関係のマスクを通し、投影
光学系66によってAl薄膜75の表面にマスク像として結像
させる。該表面では光が当たっている部分のみで、Alと
Cl2が光化学反応を起こして光エッチングが行なわれ
る。この後の工程は、前述実施例と同様に行なう。n+−
Si膜73のエッチングでは、光エッチングガスとしてCl2
を用い、ａ−SiN膜74の光エッチングでは、光エッチン
グガスとしてCF4＋H2を用いて微細加工を行なう。
入し、潜像室６の内部の圧力が0.1torrとなるように真
空排気装置を制御する。この状態で光源63であるKrFエ
キシマレーザーで発振させた波長248nmのレーザー光を
前述の実施例で用いた電極形成用のマスク65の遮蔽部と
開口部が逆に形成されたネガ関係のマスクを通し、投影
光学系66によってAl薄膜75の表面にマスク像として結像
させる。該表面では光が当たっている部分のみで、Alと
Cl2が光化学反応を起こして光エッチングが行なわれ
る。この後の工程は、前述実施例と同様に行なう。n+−
Si膜73のエッチングでは、光エッチングガスとしてCl2
を用い、ａ−SiN膜74の光エッチングでは、光エッチン
グガスとしてCF4＋H2を用いて微細加工を行なう。
以上説明した製造法により作製したａ−Si薄膜FETの
ドレイン電流−ドレイン電圧の関係を測定したところ、
レジストを用いず真空中で一貫したプロセスで作製した
ため良好な特性を示し、工程数が減少し、またゴミの発
生が減少し歩留まりがよい生産が可能になった。
ドレイン電流−ドレイン電圧の関係を測定したところ、
レジストを用いず真空中で一貫したプロセスで作製した
ため良好な特性を示し、工程数が減少し、またゴミの発
生が減少し歩留まりがよい生産が可能になった。
本発明は以上説明したように構成されているので、以
下に記載するような効果を奏する。
下に記載するような効果を奏する。
請求項１乃至請求項３にそれぞれ記載した方法におい
ては、レジストを用いることなく、半導体装置を製造す
るための各工程を大気と遮断され、かつ減圧された状態
にて一貫して行なうことにより、表面が酸化されること
なく、性能が向上された半導体装置を製造することがで
きる効果がある。また、従来必要とされていた各工程間
における大気圧からの真空びきを行なう工程や溶液処理
後の洗浄乾燥工程等の予備的な工程を不要とすることが
でき、生産性を向上することができる。さらに、工程数
および工程間の移動量が減少してゴミが付着する機会が
減少するうえに、レジスト剥離によるゴミの発生もなく
なるため、歩留りを向上することができる効果がある。
ては、レジストを用いることなく、半導体装置を製造す
るための各工程を大気と遮断され、かつ減圧された状態
にて一貫して行なうことにより、表面が酸化されること
なく、性能が向上された半導体装置を製造することがで
きる効果がある。また、従来必要とされていた各工程間
における大気圧からの真空びきを行なう工程や溶液処理
後の洗浄乾燥工程等の予備的な工程を不要とすることが
でき、生産性を向上することができる。さらに、工程数
および工程間の移動量が減少してゴミが付着する機会が
減少するうえに、レジスト剥離によるゴミの発生もなく
なるため、歩留りを向上することができる効果がある。
請求項４および請求項５にそれぞれ記載した装置にお
いては、上記各効果を備えた半導体製造装置を実現する
ことができる効果がある。
いては、上記各効果を備えた半導体製造装置を実現する
ことができる効果がある。
第１図は本発明の一実施例の構成を示す上面図、第２図
乃至第６図はそれぞれ第１図中のクリーニング室２、ス
パッタ成膜室３、プラズマ成膜室４、エッチング室５お
よび潜像室６の構成を示す断面図、第７図（ａ）乃至第
７図（ｇ）はそれぞれ本発明により半導体装置を製造す
る際の製造工程を段階的に説明するための図である。 １……ロードロック室、２……クリーニング室、 ３……スパッタ成膜室、４……プラズマ成膜室、 ５……エッチング室、６……潜像室、 7a〜7g……ゲートバルブ、８……試料、 ９……搬送機、10……搬送室、 21,31,41,51,61……ガス導入口、 22,32,42,52,62……試料保持台、 23,33,43……対向電極、 24,34,44……絶縁体、 25,35,45……高周波電源、 26,36,46……マッチングボックス、 37……コンデンサ、38……スパッタ金属、 53……マイクロ波プラズマガス励起装置、 54……輸送管、63……光源、 64……照明光学系、65……マスク、 66……投影光学系、67……窓、 71……石英基板、72……ａ−Si膜、 73……n+−Si膜、74……ａ−SiN膜、 75……Al薄膜。
乃至第６図はそれぞれ第１図中のクリーニング室２、ス
パッタ成膜室３、プラズマ成膜室４、エッチング室５お
よび潜像室６の構成を示す断面図、第７図（ａ）乃至第
７図（ｇ）はそれぞれ本発明により半導体装置を製造す
る際の製造工程を段階的に説明するための図である。 １……ロードロック室、２……クリーニング室、 ３……スパッタ成膜室、４……プラズマ成膜室、 ５……エッチング室、６……潜像室、 7a〜7g……ゲートバルブ、８……試料、 ９……搬送機、10……搬送室、 21,31,41,51,61……ガス導入口、 22,32,42,52,62……試料保持台、 23,33,43……対向電極、 24,34,44……絶縁体、 25,35,45……高周波電源、 26,36,46……マッチングボックス、 37……コンデンサ、38……スパッタ金属、 53……マイクロ波プラズマガス励起装置、 54……輸送管、63……光源、 64……照明光学系、65……マスク、 66……投影光学系、67……窓、 71……石英基板、72……ａ−Si膜、 73……n+−Si膜、74……ａ−SiN膜、 75……Al薄膜。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/02 H01L 21/205 H01L 21/31 H01L 21/027 H01L 21/302
Claims (5)
- 【請求項１】基板の表面を清浄する第１の工程と、該第
１の工程により清浄された基板上に、半導体、金属また
は絶縁体のいずれかの膜を堆積させる第２の工程と、該
第２の工程にて堆積された膜上に所望の素子構造を形成
するために選択光を照射してマスクを形成する第３の工
程と、該第３の工程にて形成されたマスクを遮蔽体とし
てエッチングを行なう第４の工程とを少なくとも有する
半導体装置の製造方法において、 前記第１乃至第４の各工程が、大気と遮断され、かつ減
圧された状態にて一貫して行なわれることを特徴とする
半導体装置の製造方法。 - 【請求項２】請求項１記載の半導体装置の製造方法にお
いて、 マスクを形成する第３の工程として行なわれる選択光照
射が反応ガス雰囲気中で行なわれ、第２の工程によって
基板上に堆積された膜の表面が改質されることによりマ
スクが形成されるものである半導体装置の製造方法。 - 【請求項３】請求項１記載の半導体装置の製造方法にお
いて、 マスクを形成する第３の工程および光エッチングを行な
う第４の工程の代わりに、選択光照射による光エッチン
グが行なわれることを特徴とする半導体装置の製造方
法。 - 【請求項４】基板の出入れを行なわれるロードロック室
と、基板の表面が清浄されるクリーニング室と、清浄さ
れた基板上に半導体、金属または絶縁体のいずれかの膜
が堆積される成膜室と、光入射窓が設けられ、該光入射
窓を透過した選択光が基板上に堆積された膜に照射され
てマスクが形成される潜像室と、エッチングが行なわれ
るエッチング室と、基板の搬送を行なうための搬送室と
を有し、 前記各室はいずれも真空封止可能に構成されており、ロ
ードロック室、クリーニング室、成膜室、潜像室および
エッチング室は、搬送室を中心としてその周囲に配設さ
れ、個別に設けられたゲートバルブをそれぞれ介して搬
送室と連通することを特徴とする半導体装置の製造装
置。 - 【請求項５】基板の出入れを行なわれるロードロック室
と、基板の表面が清浄されるクリーニング室と、清浄さ
れた基板上に半導体、金属または絶縁体のいずれかの膜
が堆積される成膜室と、光入射窓が設けられ、該光入射
窓を透過した選択光が基板上に堆積された膜に照射され
て光エッチングが行なわれる光エッチング室と、基板の
搬送を行なうための搬送室とを有し、 前記各室はいずれも真空封止可能に構成されており、ロ
ードロック室、クリーニング室、成膜室および光エッチ
ング室は、搬送室を中心としてその周囲に配設され、個
別に設けられたゲートバルブをそれぞれ介して搬送室と
連通することを特徴とする半導体装置の製造装置。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2174443A JP2849458B2 (ja) | 1990-07-03 | 1990-07-03 | 半導体装置の製造方法および製造装置 |
| EP95203232A EP0706088A1 (en) | 1990-05-09 | 1991-05-08 | Photomask for use in etching patterns |
| AT91304134T ATE199046T1 (de) | 1990-05-09 | 1991-05-08 | Erzeugung von mustern und herstellungsverfahren für halbleiteranordnungen mit diesem muster |
| DE69132523T DE69132523D1 (de) | 1990-05-09 | 1991-05-08 | Erzeugung von Mustern und Herstellungsverfahren für Halbleiteranordnungen mit diesem Muster |
| AT95203233T ATE229229T1 (de) | 1990-05-09 | 1991-05-08 | Verfahren zur erzeugung einer struktur und verfahren zum vorbereiten einer halbleitenden anordnung mit hilfe dieses verfahrens |
| DE69133169T DE69133169D1 (de) | 1990-05-09 | 1991-05-08 | Verfahren zur Erzeugung einer Struktur und Verfahren zum Vorbereiten einer halbleitenden Anordnung mit Hilfe dieses Verfahrens |
| EP91304134A EP0456479B1 (en) | 1990-05-09 | 1991-05-08 | Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process |
| EP95203233A EP0714119B1 (en) | 1990-05-09 | 1991-05-08 | Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process |
| US08/013,180 US5344522A (en) | 1990-05-09 | 1993-01-29 | Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process |
| US08/275,757 US5413664A (en) | 1990-05-09 | 1994-07-20 | Apparatus for preparing a semiconductor device, photo treatment apparatus, pattern forming apparatus and fabrication apparatus |
| US08/395,472 US5490896A (en) | 1990-05-09 | 1995-02-28 | Photomask or a light shielding member having a light transmitting portion and a light shielding portion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2174443A JP2849458B2 (ja) | 1990-07-03 | 1990-07-03 | 半導体装置の製造方法および製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0463414A JPH0463414A (ja) | 1992-02-28 |
| JP2849458B2 true JP2849458B2 (ja) | 1999-01-20 |
Family
ID=15978603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2174443A Expired - Fee Related JP2849458B2 (ja) | 1990-05-09 | 1990-07-03 | 半導体装置の製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2849458B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4229399C2 (de) * | 1992-09-03 | 1999-05-27 | Deutsch Zentr Luft & Raumfahrt | Verfahren und Vorrichtung zum Herstellen einer Funktionsstruktur eines Halbleiterbauelements |
| US7097712B1 (en) | 1992-12-04 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus for processing a semiconductor |
| DE69404778T2 (de) * | 1993-07-16 | 1997-12-18 | Semiconductor Systems Inc | Thermische Behandlungsmodul für Beschichtungs/Entwicklungseinrichtung für Substrat |
| WO1995006900A1 (fr) * | 1993-09-03 | 1995-03-09 | Hitachi, Ltd. | Procede et appareil de realisation de motifs |
| JP3394293B2 (ja) * | 1993-09-20 | 2003-04-07 | 株式会社日立製作所 | 試料の搬送方法および半導体装置の製造方法 |
| JPH07245332A (ja) * | 1994-03-04 | 1995-09-19 | Hitachi Ltd | 半導体製造装置および半導体装置の製造方法ならびに半導体装置 |
| WO1996025760A1 (fr) * | 1995-02-15 | 1996-08-22 | Hitachi, Ltd. | Procede et machine de fabrication de semiconducteurs |
| US6187664B1 (en) * | 1995-06-05 | 2001-02-13 | Taiwan Semiconductor Manufacturing Company | Method for forming a barrier metallization layer |
| JP2925495B2 (ja) * | 1996-05-27 | 1999-07-28 | 財団法人工業技術研究院 | 半導体のモジュール式製造ユニットシステム |
| US5883002A (en) * | 1996-08-29 | 1999-03-16 | Winbond Electronics Corp. | Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device |
| US6616394B1 (en) * | 1998-12-30 | 2003-09-09 | Silicon Valley Group | Apparatus for processing wafers |
| US7871933B2 (en) * | 2005-12-01 | 2011-01-18 | International Business Machines Corporation | Combined stepper and deposition tool |
-
1990
- 1990-07-03 JP JP2174443A patent/JP2849458B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0463414A (ja) | 1992-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5344522A (en) | Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process | |
| EP0477890B1 (en) | Processing method and apparatus | |
| US5380397A (en) | Method of treating samples | |
| JP3086719B2 (ja) | 表面処理方法 | |
| JP2849458B2 (ja) | 半導体装置の製造方法および製造装置 | |
| US5714306A (en) | Processing method and apparatus | |
| US5409802A (en) | Method and apparatus for fine processing | |
| JPH0437121A (ja) | 半導体装置の製造方法 | |
| JPH04240729A (ja) | パターン形成方法 | |
| JP2622188B2 (ja) | 薄膜デバイスの微細加工方法 | |
| JPH07254556A (ja) | パターン形成方法および形成装置 | |
| JPH06110197A (ja) | 微細パターン形成用マスク形成方法及びその装置 | |
| JP2709188B2 (ja) | 半導体デバイスの微細加工方法およびその装置 | |
| US5342476A (en) | Reduction of polycide residues through helium backside pressure control during dry etching | |
| JPH09270404A (ja) | 基体の処理方法 | |
| JP3612018B2 (ja) | 半導体装置の作製方法 | |
| JPH05283346A (ja) | 半導体製造装置 | |
| JP2672185B2 (ja) | 薄膜素子加工方法とその装置 | |
| JPH04291920A (ja) | 微細加工法及び装置 | |
| JPS6161665B2 (ja) | ||
| JPH0222810A (ja) | 薄膜形成方法 | |
| JPH04144135A (ja) | 半導体装置の製造法および装置 | |
| JPH027522A (ja) | 半導体装置の製造方法およびその装置 | |
| JPH04364731A (ja) | エッチング方法 | |
| JPH0621023A (ja) | 薄膜デバイスの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |