JPH0463414A - 半導体装置の製造方法および製造装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置を製造する製造方法および該製造
方法を実施する装置に関するものである。

（従来の技術〕 半導体装置の主な製造工程は、基板上に金属、半導体、
絶縁体を成膜し該膜を所望のパターンに微細加工する工
程である。近年、半導体記憶素子に代表されるように、
素子の大容量化、機能の高性能化が急速に進み、それに
伴い、回路パターンがより微細化し、また回路構造もよ
り複雑化してきている。また、液晶デイスプレィ、プラ
ズマナイスプレイ等の表示装置もますます大型化し、こ
れに伴って素子機能も複雑化しつつある。現在、これら
のものを製造するための成膜工程や微細加工を行なうエ
ツチング工程は、溶液を用いたものから、真空中や減圧
ガス中でプラズマもしくは励起ガスを用いる、いわゆる
トライな工程が主になっている。しかし所望の微細加工
を行なうために一般に用いられるフォトリソグラフィー
フロセスでは、レジスト塗布、パターン露光、現像、エ
ツチング、レジスト塗布等の複雑なプロセスが用いられ
る。このうちのレジスト塗布、現像、レジスト剥離工程
では溶液を使うため、すべてをドライなプロセスにする
ことはできない。

〔発明か解決しようとする課題〕

上述した従来の半導体製造工程では、真空中で行なう工
程、溶液中で行なう工程や大気中て行なう工程が混在し
ているため、試料表面が酸化してしまうとともに次の工
程のための予備的な工程（例えば、試料を真空状態にす
るための真空びき、溶液処理後の洗浄乾燥工程等）が必
要となり、工程が増加し、複雑化してしまうという問題
点がある。また、各製造装置間での試料の移動量が多く
なり、時間的にも空間的にも無駄が多い。

この工程の増加、複雑化、試料の移動量の増加は、ゴミ
の付着を増加させるという問題点かある。さらにレジス
トを使用し、これを剥離するため、はがれたレジストが
ゴミとなって試料表面に付着してしまい、素子の性能を
劣化させるとともに歩留まりを低下させてしまうという
問題点かあった。

本発明は上記従来の技術の有する問題点に鑑みてなされ
たものてあって、表面の酸化を防ぎ、製造工程および素
子の移動量を減少させることができ、素子性能を向トさ
せ、歩留まりを向上することのできる半導体装置の製造
方法および装置を実現することを目的とする。

〔課題を解決するための手段〕

本発明の半導体の製造方法は、 基板の表面を清浄する第１の工程と、該第１の工程によ
り清浄された基板上に、半導体、金属または絶縁体のい
ずれかの膜を堆積させる第２の工程と、該第２の工程に
て堆積された膜上に所望の素子構造を形成するために選
択光を照射してマスクを形成する第３の工程と、該第３
の工程にて形成されたマスクを遮蔽体としてエツチング
を行なう第４の工程とを少なくとも有する半導体装置の
製造方法において、 前記第１乃至第４の各工程が、大気と遮断され、かつ減
圧された状態にて一貫して行なわれるものである。

この場合、マスクを形成する第３の工程として行なわれ
る選択光照射が反応ガス雰囲気中で行なわれ、基板上に
堆積された膜の表面が改質されることによりマスクが形
成されるものであってもよく、 さらに、マスクを形成する第３の工程および光エッチン
グを行なう第４の工程の代わりに、選択光照射による光
エッチングが行なわれてもよい。

また、本発明の半導体装置の製造装置は、基板の出入れ
が行なわれるロードロック室と、基板の表面が清浄され
るクリーニング室と、清浄された基板上に半導体、金属
または絶縁体のいずれかの膜が堆積される成膜室と、光
入射窓が設けられ、該光入射窓を透過した選択光が基板
上に堆積された膜に照射されてマスクが形成される潜像
室と、エツチングが行なわれるエツチング室と、基板の
搬送を行なうための搬送室とを有し、 前記各室はいずれも真空封止可能に構成されており、ロ
ードロック室、クリーニング室、成膜室、潜像室および
エツチング室は、搬送室を中心としてその周囲に配設さ
れ、個別に設けられたゲートバルブをそれぞれ介して搬
送室と連通している。

この場合、潜像室およびエツチング室の代わりに、光入
射窓が設けられ、該光入射窓を透過した選択光が基板上
に堆積した膜に照射されて光エッチングが行なわれる光
エツチング室としてもよい。

〔作　　　用〕

半導体装置を製造するための各工程が、大気と遮断され
、かつ減圧された状態にて一貫して行なわれるため、基
板の酸化およびゴミの付着が防止されるとともに工程数
が減少する。また、選択光照射によって形成されたマス
クを用いてエツチングが行なわわ、もしくは光エッチン
グが行なわれるので、剥離したレジストによるゴミの発
生がなくなる。

〔実　施　例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の構成を示す上面図であり、
試料８上にパターンを形成するものである。

第１図において、１は試料８を導入導出するためのロー
ドロック室である。２は試料８の表面をプラズマを用い
てクリーニングするクリーニング室である。３は金属を
スパッタ成膜するためのスパッタ成膜室である。４は絶
縁膜と半導体膜をプラズマ成膜するためのプラズマ成膜
室である。５は膜をケミカルドライエツチングするため
のエツチング室である。９は図示しない搬送機構により
試料８の搬送を各室間で行なう搬送機であり、搬送室１
０内に設けられている。

ロードロック室１、クリーニング室２、スパッタ成膜室
３、プラズマ成膜室４、エツチング室５、潜像室６およ
び搬送室１ｏのいずれも真空気密可能に構成されており
、室内を真空排気するための真空排気装置（図示せず）
がそれぞれ備えられている。ロードロック室１、クリー
ニング室２、スパッタ成膜室３、プラズマ成膜室４、エ
ツチング室５および潜像室６はそれぞれ搬送室１゜の周
囲に配設されており、ゲートバルブ７ｂ〜７ｇをそれぞ
れ介して搬送室１０と連通する。また、ロードロック室
１には搬送室１０と連通ずるゲートバルブ７ｂの他に、
試料８の出入れを外部と行なうためのゲートバルブ７ａ
が設けられている。

第２図乃至第５図はそれぞれ第１図中のクリーニング室
２、スパッタ成膜室３、プラズマ成膜室４、エツチング
室５および潜像室６の構成を示す断面図である。

クリーニング室２を示した第２図において、２１はクリ
ーニングガスをクリーニング室２内に導入するためにク
リーニング室２の上方に設けられたガス導入口、２２は
クリーニング室２に置かれる試料８を保持する試料保持
台、２３は試料保持台２２に対向する対向電極、２４は
試料保持台２２をクリーニング室２を構成する真空容器
から絶縁するための絶縁体、２５は１３．５６ＭＨ２，
２００Ｗの高周波電源であり、試料保持台２２に接続さ
れている。２６は試料保持台側と高周波電源側のマツチ
ングを取るためのマツチングボックスである。スパッタ
成膜室３を示した第３図においては、３１はスパッタガ
スをスパッタ成膜室３内に導入するためのガス導入口、
３２はスパッタ成膜室３に置かれる試料８を保持する試
料保持台、３３は試料保持台３２に対向して設けられ、
高周波電力が加えられる対向電極、３４は対向電極３３
をスパッタ成膜室３を構成する真空容器から絶縁するた
めの絶縁体、３５は１３゜５６ＭＨｚ、５００Ｗの高周
波電源、３６は試料保持台３２と高周波電源３５側のマ
ツチングを取るためのマツチングボックス、３７は対向
電極３４を直流的に絶縁するためのコンデンサ、３８は
スパッタ金属である。プラズマ成膜室４を示した第４図
においては、４１は堆積ガスをプラズマ成膜１ト４内に
導入するためのガス導入口、４２はプラズマ成膜室４に
置かれる試料８を保持する試料保持台、４３は試料保持
台４２に対向して設けられ、高周波′６力か加えられる
対同電極、４４は対向電極４３をプラズマ成膜室４を構
成する真空容器から絶縁するための絶縁体、４５は１３
．５６ＭＨｚ、３５０Ｗの高周波電源、４６は試料保持
台４２と高周波電源４５側のマツチングを取るためのマ
ツチングボックスである。エツチング室５を示した第５
図においては、５２はエツチング室５に置かれる試料８
を保持する試料保持台、５３はエツチング室５に供給す
る励起ガスを発生させるためのマイクロ波プラズマガス
励起装置、５１はマイクロ波プラズマガス励起装置５３
にエツチング室スを供給するためのガス導入口、５４は
マイクロ波プラズマガス励起装置５３で発生した励起ガ
スをエツチング室５に輸送するための輸送管であり、試
料保持台５２と対向する位置に設けられている。潜像室
６を示した第６図においては、６１は潜像室６に潜像ガ
スを導入するためのガス導入口、６２は潜像室６内に設
置される試料８を保持する試料保持台、６３は光源であ
るところのＫｒＦエキシマレーザ−１６４は光源６３に
て発生した光により後述するマスク６５を照明するり明
光学系、６５は石英板にＣｒでバターニングされたマス
ク（またはレチクル）、６６はマスクパターンを試料８
の表面に結像するための投影光学系、５７は投影光学系
６６を出た光を潜像室６に導入するための窓である。上
記の各装置のうち、光ｆｉ６３、照明光学系６４、マス
ク６５、投影光学系６６は潜像室６の上方に設けらｔて
いる。

次に、ＦＥＴを作製する際の木実施例の作製手順につい
て説明する。

第７図（ａ）乃至第７図（ｇ）は、そわぞれ各作製工程
における成長膜の構造を示す図である。

第１図乃至第６図においては試料８として示されていた
石英板７１をゲートバルブ７ａを通してロードロック室
１に入れ、ロードロック室工の室内を真空排気装置（図
示せず）によフて１ｏ−６ｔｏｒｒ以下に真空排気する
。搬送室１０は真空排気装置（図示せず）によって常に
排気し、１Ｏ−６ｔｏｒｒ以下に圧力を保つ。ケートバ
ルブ７ｂを開け、搬送機９によって試料である石英基板
７１を受は取り、搬送室１に入れてゲートバルブ７ｂを
閉じる。

次に、クリーニング室２の内部を予め真空排気装置（図
示せず）によって１０’−７ｔｏｒｒ以下になるまで真
空排気しておき、ゲートバルブ７ｃを開けて石英基板８
を搬送機９によってクリーニング室２内の試料保持台２
２に載せ、ゲートバルブ７Ｃを閉じる。真空排気装置（
図示せず）によってクリーニング室２の内部１０−’ｔ
ｏｒｒ以下になるまで真空排気する。ガス導入口２１よ
り石英基板７１の表面をクリーニングするガス、この場
合ＡｒＡｒ３０ｓｅをクリーニング室１内に導入し、ク
リーニング室２の圧力が０．０８ｔｏｒｒになるように
真空排気装置（図示せず）を操作制御する。

次に、１３．５６ＭＨｚ、１００Ｗの高周波をマツチン
グボックス２６を調整しながら、試料保持台２２に印加
し、試料保持台２２と対向電極２３の間の空間にプラズ
マを発生させる。試料保持台２２はマツチング示りス２
６内にあるコンデンサ（図示せず）によフて直流的に絶
縁されているため、電子とイオンとの移動度の差から試
料保持台２２は一６０Ｖ程度の負の直流バイアス電圧が
発生し、この電圧によってＡｒイオンが加速され、石英
基板７１の表面に衝突し、表面にある汚れを物理的にス
パッタ除去するため、清浄面が得られる。処理時間は約
６　ＯＳ、ｅ　ｃ程度である。処理終了後ガスの供給を
止め、クリーニング室２の内部の圧力が１０−’ｔｏｒ
ｒ以下になるまで真空排気する。ゲートバルブ７Ｃを開
は搬送機９によって石英基板７１を取り出しゲートバル
ブ７Ｃを閉じ、クリーニング室２の内部の圧力が１Ｏ−
７ｔｏｒｒ以下を保つよう再度真空排気しておく。

次に、プラズマ成膜室４の内部を真空排気装置（図示せ
ず）によって１０−’ｔｏｒｒ以下になるまで真空排気
する。続いて、ゲートバルブ７ｅを開け、石英基板７１
を搬送機９によってプラズマ成膜室４に導入し、ヒータ
（図示せず）によって予め２５０℃に加熱された試料保
持台４２に載せ、ゲートバルブ７ｅを閉しる。この後、
プラズマ成膜室４の内部を真空排気装置（図示せず）に
よって１０−’ｔｏｒｒ以下になるまで真空排気し、石
英基板７１の温度が２５０℃になるまで加熱する。

次に、ガス導入口４１よりＳｉＨ，を１１００５ＣＣ，
Ｈ２を７４０ｓｅｃｍをプラズマ成膜室４内に導入し、
プラズマ成膜室４内の圧力が０．５ｔｏｒｒになるよう
に真空排気装置（図示せず）を操作制御する。１３．５
６ＭＨｚ、１００Ｗの高周波をマツチングボックス４６
を調整しながら、対向電極４３に印加し、試料保持台４
２と対向電極４３０間の空間にプラズマを発生させ、該
導入ガスをプラズマ分解し、アモルファスシリコン（ａ
−３ｉ）膜７２を５０００人堆積させる〔第７図（ａ）
参照〕。成膜後、導入ガスを止めプラズマ成膜室４の内
部が１０−’ｔｏｒｒ以下になるまで真空排気した後に
、ガス導入口４１よりＳｉＨ４を２０ｓｅｃｍ、Ｈ２を
８０ｓｅｃｍ、ＰＨ３を４００ｓｅｃｍプラズマ成膜室
４内に導入し、プラズマ成膜室４内の圧力が０．５ｔｏ
ｒｒになるように真空排気装置（図示せず）を操作制御
する。

次に、１３．５６ＭＨｚ、３００Ｗの高周波をマツチン
グボックス４６を調整しながら、対向電極４３に印加し
、試料保持台４２を対向電極４３の間の空間にプラズマ
を発生させ、該導入ガスをプラズマ分解し、ｎ＋アモル
ファスシリコン（ｎ”−５ｉ）膜７３を１０００人堆積
させる〔第７図（ｂ）参照〕。成膜後導入ガスを止め、
プラズマ成膜室４の内部が１０−’ｔｏｒｒ以下になる
まで真空排気し、ゲートバルブ７ｅを開けて搬送機９に
よフて石英基板７１を取り出し、ゲートバルブ７ｅを閉
じ、プラズマ成膜室４の内部の圧力が１０−’ｔｏｒｒ
以下に保つように真空排気しておく。

次に、予め１０−’ｔｏｒｒ以下に真空排気装置（図示
せず）によって排気された潜像室６のゲートバルブ７ｇ
を開け、石英基板７１を搬送機９によって潜像室６に導
入し、試料保持台６２に載せ、ゲートバルブ７ｇを閉し
る。続いて、真空排気装置（図示せず）によって潜像室
６の内部を１０−’ｔｏｒｒ以下になるまで真空排気す
る。ガス導入口６２よりＮＯ２ガスを潜像室６内に導入
し、内部の圧力が１ｔｏｒｒとなるように真空排気装置
を制御する。続いて、光源６３であるＫｒＦエキシマレ
ーザ−で発振させた波長２４８ｎｍのレーザー光を照明
光学系６４によってチャンネル（チャンネル幅：２５μ
ｍ、チャンネル長：１０μｍ）を形成するためのパター
ンが形成されたマスク６５に均一に照射し、投影光学系
６６によって石英基板上のｎ”−５ｉ膜７３の表面にマ
スク６５のパターン像を窓６７を通して結像させる。な
お窓６７の材質として波長２４８ｎｍのレーザー光を吸
収せずに透過させるため石英を使用した。マスク像が結
像したｎ”　−３ｉ膜７３の表面ては、光が当たった部
分のみてＮ０２とＳｉが光化学反応を起こし、１０分間
の露光でｎ”ｐｏｌｙ−Ｓｉ表面に厚さ２０人程度のＳ
　ｉ　Ｏｘ層が形成される（不図示）。光が当たってい
ない部分ではこの反応は進まないので、結局マスクのネ
ガパターンかｎ”−Ｓｉ膜７３の表面に形成される。換
言すればｎ”−３ｉ膜７３が５ｉｎｘに改質され、潜像
が形成される。なお光源６３としてここでＫｒＦエキシ
マレーザ−を使用したが、キセノンランプ、低圧水銀灯
、高圧水銀灯等のランプ光源や、ＡｒＦエキシマレーサ
ー、ＸｅＣｆ１エキシマレーザ−１Ａｒレーザー等の紫
外線レーザーも同様の効果かある。

上記の潜像形成後に導入ガスを止め、潜像室６の内部が
ｉ（１”ｔｏｒｒ以下になるまで真空排気し、ゲートバ
ルブ７ｇを開け、搬送機９によって石英基板７１を取り
出してケートバルブ７ｇを閉しる。この後、潜像室６の
内部の圧力が１Ｏ−７ｔｏｒｒ以下に保つように再度真
空排気する。

次に、予め１０−’ｔｏｒｒ以ドに真空排気装置（図示
せず）によって排気されたエツチング室５のゲートバル
ブ７ｆを開け、石英基板７１を搬送機９によってエツチ
ング室５に導入して試料保持台５２に載せ、ケートバル
ブ７ｆを閉じる。この後、真空排気装置（図示せず）に
よってエツチング室５の内部か１０−’ｔｏｒｒ以下に
なるまで真空排気する。続いて、ガス導入口５１より、
潜像か施されたｎ”−３ｉ膜７３をエツチングするガス
、この場合ＣｕＣｕ２５００ｓｃをマイクロ波プラズマ
ガス励起装置５３内に導入し、エツチング室５の圧力か
０．２５ｔｏｒｒになるように真空排気装置（図示せず
）を操作制御する。続いて、マイクロ波発生装置（図示
せず）が発生した２、４５ＧＨｚ、７００Ｗのマイクロ
イ波をマイクロ波プラズマガス励起装置５３に供給させ
、該エツチングガスをプラズマ化することによって励起
した励起分子（１２，Ｃ１″を全長か２０ｃｍ、内径が
４０ｍｍの石英製である輸送管５４を介してエツチング
室５に供給する。石英基板７１Ｆに達した該励起分子ｎ
”−５ｉ膜７３表面に潜像パターンを持つ５ｉｎ２層を
マスクにして、ｎ”−３ｉｌｉ７３と反応し揮発性物質
である塩素化合物を発生し、ｎ”ｐｏｌｙ−３ｉ層がエ
ツチングされてチャンネルが形成される〔第７図（Ｃ）
参照〕。その後導入ガスを止め、エツチング室５の内部
が１０−’ｔｏｒｒ以下になるまで真空排気し、ゲート
バルブ７ｆを開けて搬送機９によって石英基板７１を取
り出し、ゲートバルブ７ｆを閉し、エツチング室５の内
部の圧力が１Ｏ−７ｔｏｒｒ以−■に保つよう再度真空
排気しておく。

次に、すてに内部の圧力が１０−’ｔｏｒｒ以下とされ
ているプラズマ成膜室４のゲートバルブ７ｅを開け、石
英基板７１を搬送機９によってその室内に導入し、ヒー
タ（図示せず）によって予め３５０℃に加熱された試料
保持台４２に載せた後にゲートバルブ７ｅを閉じる。続
いて、真空排気装置（図示せず）によってプラズマ成膜
室４の内部を１０−’ｔｏｒｒ以下になるまで真空排気
し、石英基板７１の温度が３５０℃になるまて加熱する
。ガス導入口４１よりＳｉＨ，を１３ＳＣＣｍ、Ｈ２を
１２０ｓｅｃｍ、ＮＨ３を３６０ｓｅｃｍプラズマ成膜
室４内に導入し、プラズマ成膜室内の圧力か０．５ｔｏ
ｒｒになるように真空排気装置（図示せず）を操作制御
する。

１３．５６ＭＨｚ、８０Ｗの高周波をマツチングホック
ス４６を調整しながら対向電極４３に印加し、試料保持
台４２と対向電極４３の間の空間にプラズマを発生させ
、該導入ガスをプラズマ分解し、アモルファスシリコン
窒化（ａ−５ｉＮ）膜７４を４０００人堆積させる（第
７区（ｄ）参照）。成膜後導入ガスを止め、プラズマ成
膜室４の内部が１０−’ｔｏｒｒ以下になるまで真空排
気した後に、ゲートバルブ７ｅを開け、搬送機９によっ
て石英基板８を取り出し、ケートバルブ７ｅを閉してプ
ラズマ成膜室４の内部の圧力が１０ｔｏｒｒ以丁を保つ
よう再度真空排気しておく。

次に、ケートバルブ７ｇを開は石英基板７１を搬送機９
によって潜像室６に導入し、試料保持台６２に載せ、ケ
ートバルブ７ｇを閉してａ−３ｉＮｌｉ７４の表面に、
前述のｎ”−３ｉ［７３上に形成したチャンネル形成用
の潜像膜と同一で５ｉｎＸ膜の潜像を同位置に作製する
。

次に、該潜像をマスクとしてａ−３ｉＮ膜７４をエツチ
ングしてケート絶縁膜を形成するか、エツチングガスと
してＣｎ２，９００ｓｅｃｍ、ＮＦ３．１０１００５ｅ
をガス導入口５１より供給し、ｎ”−５ｉｌｌ＠７３と
同様にａ−３ｉＮ膜７４のエツチングを行なう〔第７図
（ｅ）参照〕。その後上記導入ガスを止め、エツチング
室５の内部が１０−’ｔｏｒｒ以下になるまで真空排気
し、ゲートバルブ７ｆを開け、搬送機９によって石英基
板７１を取り出してゲートバルブ７ｆを閉じ、エツチン
グ室５の内部の圧力が１Ｏ−７ｔｏｒｒ以下を保つよう
再度真空排気しておく。

次に予め真空排気装置（図示せず）によって内部が１０
−’ｔｏｒｒ以下になるまで真空排気されたスパッタ成
膜室３のゲートバルブ７ｄを開け、石英基板７１を搬送
機９によってスパッタ成膜室３に導入して試料保持台３
２に載せ、ゲートバルブ７ｄを閉じる。続いて、真空排
気装置（図示せず）によってスパッタ成膜室３の内部が
１０ｔｏｒｒ以下になるまで真空排気する。ガス導入口
３１よりＡｒ、５０ｓｅｃｍをスパッタ成膜室３内に導
入させ、スパッタ成膜室３内の圧力が０．０５ｔｏｒｒ
になるように真空排気袋Ｎ（図示せず）を操作制御する
。１３．５６ＭＨｚ。

５００Ｗの高周波をマツチングボックス３６を調整しな
がら対向電極３３に印加し、試料保持台３２と対向電極
３３の間の空間にプラズマを発生させて該導入ガスをプ
ラズマ分解し、対向電極３３にスパッタ金属３８として
取り付けられてアルミをスッパッタし、石英基板７１上
にＡｊ２薄膜７５を４０００人堆積させる〔第７図（ｆ
）参照〕。ＡＪ２薄膜７５成膜後、導入ガスを止め、ス
パッタ成膜室３の内部が１０−’ｔｏｒｒ以下になるま
で真空排気し、ゲートバルブ７ｄを開け、搬送機９によ
って石英基板７１を取り出してゲートバルブ７ｄを閉じ
、スパッタ成膜室３の内部の圧力が１０””ｔｏｒｒ以
下を保つよう再度真空排気しておく。

次にゲートバルブ７ｇを開け、石英基板７１を搬送機９
によって潜像室６に導入し、試料保持台６２に載せ、ゲ
ートバルブ７ｇを閉じ、前述した２回の潜像形成工程と
同様の手法で、ＡＩｌ薄膜７５の表面に電極用の潜像層
を作製する。たたしここで形成される潜像層の組成はＡ
ｉＬＯｘである。

次にゲートバルブ７ｆを開け、石英基板７１を試料保持
台７２に載せ、前述したエツチング工程と同様の手法で
該潜像層をマスクとしてＡＩＬ薄膜をエツチングしてソ
ース、ドレイン、ゲート電極を形成する〔第７図（ｇ）
参照〕。エツチングガスとしてｃｎ２を１０１０００ｓ
ｃをガス導入口５１より供給し、ｎ”−Ｓｉ膜７３、ａ
−ＳｉＮ膜７膜上４様にエツチングを行なう〔第７図（
ｅ）参照〕。その後導入ガスを止め、エツチング室５の
内部が１０−’ｔｏｒｒ以下になるまで真空排気し、ゲ
ートバルブ７ｆを開け、搬送機９によって石英基板７１
を取り出してゲートバルブ７ｆを閉じ、ゲートバルブ７
ｂを開けて、石英基板７１をロードロック室１に入れ、
ゲートバルブ７ｂを閉め、ロードロック室１の内部を大
気圧に戻しＦＥＴが形成された石英基板を取り出す。

なお上記実施例では潜像エツチングプロセスを用いて微
細加工を行なったが、光エッチングを用いても同様の効
果が得られる。光エッチングは光潜像室６を使って実施
することができる。

次に、本発明の第２の実施例として、ト述の実施例で作
製した厚さ４０００人のＡＲ，薄膜７５を光エッチング
により加工してＦＥＴ電極を形成するプロセスについて
説明する。

本実施例においては潜像室６が光エツチング室として使
用される。

厚さ４０００人のＡＩ−＠膜７５をスパッタ成膜する過
程を上記実施例とまったく同様に行ない、その後潜像室
６を１０−’ｔｏｒｒ以下に真空排気装置（図示せず）
によって排気し、ゲートバルブ７ｇを開けて石英基板７
１を搬送機９によって潜像室６に導入し、試料保持台６
２に載せて、ゲートバルブ７ｇを閉しる。続いて、真空
排気装置（図示せず）によって潜像室６の内部を１Ｏ−
７ｔｏｒｒ以下になるまで真空排気する。

次に、ガス導入口６２よりＣＪｌ、２ガスを潜像室６内
に導入し、潜像室６の内部の圧力か０１ｔｏｒｒとなる
ように真空排気装置を制御する。

この状態で光源６３であるＫｒＦエキシマレーザ−で発
振させた波長２４８ｎｍのレーザー光を前述の実施例で
用いた電極形成用のマスク６５の遮蔽部と開口部が逆に
形成されたネガ関係のマスクを通し、投影光学系６６に
よってへ２薄膜７５の表面にマスク像として結像させる
。該表面では光か当たっている部分のみて、ＡＩｌとＣ
ＪＺ２が光化学反応を起こして光エッチングが行なわれ
る。

この後の工程は、前述実施例と同様に行なう。

ｎ”−３ｉ膜７３のエツチングでは、光エツチングガス
としてＣｆ１２を用い、ａ−５ｉＮ膜７４の光エッチン
グでは、光エツチングガスとしてＣＦ４＋Ｈ２を用いて
微細加工を行なう。

以上説明した製造法により作製したａ−３ｉ薄膜ＦＥＴ
のトレイン電流−トレイン電圧の関係を測定したところ
、レジストを用いず真空中で一貫したプロセスで作製し
たため良好な特性を示し、工程数が減少し、またゴミの
発生が減少し歩留まりかよい生産が可能になった。

〔発明の効果〕

本発明は以北説明したように構成されているので、以下
に記載するような効果を奏する。

請求項１乃至請求項３にそれぞれ記載した方法において
は、レジストを用いることなく、半導体装置を製造する
ための各工程を大気と遮断され、かつ減圧された状態に
て一貫して行なうことにより、表面が酸化されることな
く、性能が向上された半導体装置を製造することができ
る効果がある。また、従来必要とされていた各工程間に
おける大気圧からの真空びきを行なう工程や溶液処理後
の洗浄乾燥工程等の予備的な工程を不要とすることがで
き、生産性を向上することができる。さらに、工程数お
よび工程間の移動量が減少してゴミが付着する機会か減
少するうえに、レジスト剥離によるゴミの発生もなくな
るため、歩留りを向−トすることができる効果がある。

請求項４および請求項５にそれぞれ記載した装置におい
ては、上記各効果を備えた半導体製造製菓１図は本発明
の、一実施例の構成を示す上面図、第２図乃至第６図は
それぞれ第１図中のクリーニング室２、スパッタ成膜室
３、プラズマ成膜室４、エツチング室５および潜像室６
の構成を示す断面図、第７図（ａ）乃至第７園＼（ｇ）
はそれぞれ本発明により半導体装置を製造する際の製造
工程を段階的に説明するための図である。

１・・・ロードロック室、２・・・クリーニング室、３
・・・スパッタ成膜室、４・・・プラズマ成膜室、５・
・・エツチング室、　　６・・・潜像室、７ａ〜７ｇ−
ゲートバルブ、８・・・試料、９・・・搬送機、　　　
　１０・・・搬送室、２１．３１．４１，５１．６１−
・ガス導入口、２２．３２，４２，５２．６２・・・試
料保持台、２３．３３．４３・・・対向電極、 ２４．３４．４４・・・絶縁体、 ２５．３５．４５・・・高周波電源、 ２６．３６．４６・・・マツチングボックス、３７・・
・コンデンサ、３８・・・スパッタ金属、５３・・・マ
イクロ波プラズマガス励起装置、５４・・・輸送管、　
　　　６３・・・光源、６４・・・照明光学系、　　６
５・・・マスク、６６・・・投影光学系、　　６７・・
・窓、７１−・・石英基板、　　　７２−ａ−５ｉ膜、
７３＝−ｎ”−３ｉ膜、７４−ａ−３ｉＮ膜、７５・・
・Ａ１薄膜。

特許出願人　　キャノン株式会社

Claims (1)

1. 【特許請求の範囲】 １、基板の表面を清浄する第１の工程と、該第１の工程
   により清浄された基板上に、半導体、金属または絶縁体
   のいずれかの膜を堆積させる第２の工程と、該第２の工
   程にて堆積された膜上に所望の素子構造を形成するため
   に選択光を照射してマスクを形成する第３の工程と、該
   第３の工程にて形成されたマスクを遮蔽体としてエッチ
   ングを行なう第４の工程とを少なくとも有する半導体装
   置の製造方法において、 前記第１乃至第４の各工程が、大気と遮断され、かつ減
   圧された状態にて一貫して行なわれることを特徴とする
   半導体装置の製造方法。 ２、請求項１記載の半導体装置の製造方法において、 マスクを形成する第３の工程として行なわれる選択光照
   射が反応ガス雰囲気中で行なわれ、第２の工程によって
   基板上に堆積された膜の表面が改質されることによりマ
   スクが形成されるものである半導体装置の製造方法。 ３、請求項１記載の半導体装置の製造方法において、 マスクを形成する第３の工程および光エッチングを行な
   う第４の工程の代わりに、選択光照射による光エッチン
   グが行なわれることを特徴とする半導体装置の製造方法
   。 ４、基板の出入れを行なわれるロードロック室と、基板
   の表面が清浄されるクリーニング室と、清浄された基板
   上に半導体、金属または絶縁体のいずれかの膜が堆積さ
   れる成膜室と、光入射窓が設けられ、該光入射窓を透過
   した選択光が基板上に堆積された膜に照射されてマスク
   が形成される潜像室と、エッチングが行なわれるエッチ
   ング室と、基板の搬送を行なうための搬送室とを有し、
   前記各室はいずれも真空封止可能に構成されており、ロ
   ードロック室、クリーニング室、成膜室、潜像室および
   エッチング室は、搬送室を中心としてその周囲に配設さ
   れ、個別に設けられたゲートバルブをそれぞれ介して搬
   送室と連通することを特徴とする半導体装置の製造装置
   。 ５、基板の出入れを行なわれるロードロック室と、基板
   の表面が清浄されるクリーニング室と、清浄された基板
   上に半導体、金属または絶縁体のいずれかの膜が堆積さ
   れる成膜室と、光入射窓が設けられ、該光入射窓を透過
   した選択光が基板上に堆積された膜に照射されて光エッ
   チングが行なわれる光エッチング室と、基板の搬送を行
   なうための搬送室とを有し、 前記各室はいずれも真空封止可能に構成されており、ロ
   ードロック室、クリーニング室、成膜室および光エッチ
   ング室は、搬送室を中心としてその周囲に配設され、個
   別に設けられたゲートバルブをそれぞれ介して搬送室と
   連通することを特徴とする半導体装置の製造装置。