KR20120004849A - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR20120004849A
KR20120004849A KR1020100065546A KR20100065546A KR20120004849A KR 20120004849 A KR20120004849 A KR 20120004849A KR 1020100065546 A KR1020100065546 A KR 1020100065546A KR 20100065546 A KR20100065546 A KR 20100065546A KR 20120004849 A KR20120004849 A KR 20120004849A
Authority
KR
South Korea
Prior art keywords
gas
insulating film
wafer
chamber
bottom electrode
Prior art date
Application number
KR1020100065546A
Other languages
English (en)
Inventor
이진호
구자춘
민성규
박길재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100065546A priority Critical patent/KR20120004849A/ko
Publication of KR20120004849A publication Critical patent/KR20120004849A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 복수의 패턴 사이를 갭필하는 절연막을 저온에서 형성할 수 있는 반도체 장치 제조방법을 제공하기 위한 것으로, 이를 위해, 본 발명은 챔버 내 바텀전극 상에 복수의 패턴이 형성된 웨이퍼를 이송하는 단계; 증착가스와 식각가스를 상기 챔버에 주입하여 플라즈마를 형성하는 단계; 및 상기 바텀전극에 바이어스를 인가하여 상기 복수의 패턴 사이를 갭필하는 절연막을 형성하는 단계를 포함하되, 상기 절연막을 형성하는 단계에서 상기 패턴 측벽에 형성되는 절연막의 두께가 증가할수록 상기 챔버에 주입되는 식각가스의 원자량을 감소시키는 반도체 장치 제조방법을 제공한다.

Description

반도체 장치 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히, 복수의 패턴 사이를 갭필(Gap fill)하는 절연막 제조방법에 관한 것이다.
최근 반도체 메모리 장치가 고집적화됨에 따라 셀 면적 축소에 유리하고, 고속동작 및 비휘발성을 갖는 차세대 반도체 메모리 장치에 대한 연구가 활발하게 진행되고 있다. 대표적인 차세대 메모리 장치로는 칼코게나이드(calcogenide) 화합물을 상변화층으로 이용한 PRAM(Phase-change Memory), 전이금속산화물을 가변저항층으로 이용한 ReRAM(Resistive Random Access Memory)등이 있다.
상술한 차세대 메모리 장치를 제조함에 있어서, 논리정보를 저장하는 복수의 메모리패턴(예컨대, PRAM의 상변화층)를 형성한 이후에 메모리패턴 사이를 갭필하는 절연막을 형성해야 한다. 이때, 차세대 메모리 장치에서 저장패턴을 구성하는 칼코게나이드 화합물, 전이금속산화물등은 절연막을 형성하는 과정에서 일정한 온도를 넘어서면 메모리특성이 열화되는 문제점이 발생한다. 메모리패턴의 특성이 열화되는 온도는 메모리패턴의 두께, 종류 및 물성에 따라 변화하지만, 일반적으로 후속 절연막 형성공정시 400℃를 초과하게 되면 메모리패턴의 특성이 열화되는 것으로 알려져있다.
따라서, 복수의 메모리패턴 사이를 갭필하는 절연막을 저온(400℃ 이하)에서 형성할 수 있는 방법에 대한 연구가 필요하다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 복수의 패턴 사이를 갭필하는 절연막을 저온에서 형성할 수 있는 반도체 장치 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명은 챔버 내 바텀전극 상에 복수의 패턴이 형성된 웨이퍼를 이송하는 단계; 증착가스와 식각가스를 상기 챔버에 주입하여 플라즈마를 형성하는 단계; 및 상기 바텀전극에 바이어스를 인가하여 상기 복수의 패턴 사이를 갭필하는 절연막을 형성하는 단계를 포함하되, 상기 절연막을 형성하는 단계에서 상기 패턴 측벽에 형성되는 절연막의 두께가 증가할수록 상기 챔버에 주입되는 식각가스의 원자량을 감소시키는 반도체 장치 제조방법을 제공한다.
상기 식각가스는 비활성가스를 포함할 수 있고, 상기 절연막을 형성하는 단계에서 상기 식각가스는 아르곤가스(Ar), 헬륨가스(He), 수소가스(H2) 순서로 챔버에 주입할 수 있다. 상기 증착가스는 실란가스와 산소가스가 혼합된 혼합가스를 사용할 수 있다. 그리고, 상기 바텀전극에 인가되는 바이어스는 4000W 내지 5000W 범위를 가질 수 있다.
상기 웨이퍼를 챔버로 이송한 이후부터 상기 절연막 형성공정이 완료되는 시점까지 상기 웨이퍼가 200℃ 내지 300℃ 범위의 온도를 갖도록 조절한다. 이를 위해, 상기 챔버 내 히터를 이용하여 상기 웨이퍼를 가열시킴과 동시에 상기 웨이퍼 후면에 냉각가스를 플로우시키는 방법을 사용할 수 있다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 복수의 패턴 사이를 갭필하는 절연막을 저온(400℃ 이하)에서 형성할 수 있기 때문에 절연막 갭필공정시 기형성된 패턴의 특성이 열화되는 것을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 절연막 형성을 위한 챔버를 도시한 도면.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 장치의 제조방법을 도시한 공정단면도.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술할 본 발명은 복수의 패턴 사이를 갭필하는 절연막을 저온(예컨대, 400℃ 이하)에서 형성할 수 있는 반도체 장치의 제조방법을 제공한다.
일반적으로 복수의 패턴 사이를 갭필하는 절연막은 화학기상방식 또는 고밀도플라즈마(High Density Plasma)방식을 사용한다. 화학기상증착 방식은 고밀도플라즈방식에 비하여 형성되는 절연막의 막질이 떨어지고, 증착과정에서 오버행(Overhang)이 발생하는 문제점이 있다. 따라서, 갭필공정은 고밀도플라즈마방식을 주로 사용한다. 고밀도플라즈마방식은 세부적으로 다음과 같은 두 가지 방법이 있다.
첫번째 방법으로는 아이들 플라즈마(Idle plasma)를 유지한 상태에서 증착공정을 진행하는 방법이다. 하지만, 상기 방법은 플라즈마가 지속적으로 켜져있는 상태이기 때문에 저온공정이 불가능하다. 참고로, 아이들 플라즈마는 챔버내 온도를 일정하게 유지시키는 역할을 수행한다.
두번째 방법으로는 아이들 플라즈마 없이 가열수단 및 냉각수단을 이용하여 챔버내 온도조건을 유지시키면서 증착공정을 진행하는 방법이다. 하지만, 상기 방법은 막내 보이드(void)와 같은 결함이 쉽게 발생하기 때문에 증착 및 식각을 복수회 반복하여 절연막을 형성한다. 이때, 식각을 위해서는 높은 바이어스파워(바텀전극에 인가되는 바이어스파워를 의미하고, 일반적으로 7000W 내외를 사용한다)를 사용해야하기 때문에 저온공정이 불가능하다. 왜냐하면, 식각이 바이어스파워에 의해 가속된 이온의 스퍼터링에 의해 진행되고, 스퍼터링에 의한 충격이 열에너지로 전환되면서 웨이퍼의 온도가 상승하기 때문이다.
상술한 내용을 바탕으로, 본 발명의 일실시예에 따른 반도체 장치의 제조방법은 아이들 플라즈마 없이 가열수단 및 냉각수단을 이용하여 챔버내 온도조건을 유지함과 동시에 증착 및 식각을 동시에 진행하여 400℃ 이하의 저온에서 복수의 패턴 사이를 갭필하는 절연막을 형성한다.
도 1은 본 발명의 일실시예에 따른 절연막 형성을 위한 챔버를 도시한 도면이고, 도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 장치의 제조방법을 도시한 공정단면도이다.
도 1을 참조하여 본 발명의 일실시예에 따른 절연막을 형성하기 위한 챔버(100)는 탑전극(Top electrode, 108), 사이드전극(Side electrode, 102), 바텀전극(Bottom electrode, 101), 바텀전극(101)에 내장된 히터(Heater, 103), 반응가스가 주입되는 제1주입구(104), 미반응가스 및 부산물이 배기되는 제1배기구(105), 냉각가스가 주입되는 제2주입구(106) 및 주입된 냉각가스가 배기되는 제2배기구(107)를 포함한다. 소정의 구조물이 형성된 웨이퍼(11)는 바텀전극(101) 위에 위치하게 된다.
여기서, 탑전극(108)은 플라즈마를 생성하는 역할을 수행한다. 사이드전극(102)는 탑전극(108)과 더불어서 플라즈마를 생성하는 역할을 수행함과 동시에 증착속도를 조절하는 역할을 수행한다. 바텀전극(101)은 생성된 플라즈마 내 이온을 웨이퍼(11)로 가속시키는 역할을 수행한다. 그리고, 히터(103)는 웨이퍼(11)를 가열하는 가열수단으로 작용하고, 제2주입구(103) 및 제2배기구(107)를 통해 주입 및 배기되는 냉각가스는 웨이퍼(11)를 냉각시키는 냉각수단으로 작용한다.
이하, 도 1 및 도 2a 내지 도 2e를 참조하여 본 발명의 일실시예에 따른 반도체 장치의 제조방법에 대하여 구체적으로 설명한다. 이하, 본 발명의 일실시예에에서는 복수의 패턴 사이를 갭필하는 절연막을 실리콘산화막(SiO2)으로 형성하는 경우를 예시하여 설명한다.
도 1 및 도 2a에 도시된 바와 같이, 소정의 구조물이 형성된 웨이퍼(11) 상에 복수의 패턴(12)을 형성한다. 이때, 패턴(12)은 메모리패턴일 수 있다. 구체적으로, 메모리패턴은 PRAM에 사용되는 칼코게나이드 화합물(예컨대, Ge-Sb-Te), ReRAM에 사용되는 전이금속산화물 또는 FeRAM에 사용되는 강유전체 중에서 어느 하나를 포함할 수 있다.
다음으로, 복수의 패턴(12)이 형성된 웨이퍼(11)를 절연막을 형성하기 위한 챔버(100)로 이송한 뒤, 정전척(Electrostatic Chuck, 미도시)을 이용하여 바텀전극(101) 상에 고정시킨다.
다음으로, 챔버(101) 내 압력을 5mtorr 이하로 감압하고, 히터(103)를 이용하여 웨이퍼(11)를 가열한다. 이때, 가열된 웨이퍼(11)의 온도는 기형성된 패턴(12)의 특성이 열화되는 것을 방지하기 위해 400℃ 이하로 조절한다. 구체적으로, 가열된 웨이퍼(11)는 200℃ 내지 300℃ 범위의 온도일 수 있다.
또한, 히터(103)를 이용하여 웨이퍼(11)를 가열함과 동시에 제2주입구(106) 및 제2배기구(107)를 통해 웨이퍼(11) 후면에 냉각가스를 플로우(flow)시킨다. 이때, 냉각가스를 원활히 플로우시키기 위하여 제2주입구(106)의 압력보다 제2배기구(107)의 압력이 더 낮도록 조절한다. 구체적으로, 제2주입구(106)는 7torr의 압력을 갖도록 조절하고, 제2배기구(107)는 5torr의 압력을 갖도록 조절한다. 여기서, 히터(103)와 더불어서 웨이퍼(11)의 온도를 보다 용이하게 조절하기 위함이다. 냉각가스로는 헬륨가스(He)를 사용할 수 있다.
상술한 챔버(100) 내 압력, 웨이퍼(11)의 온도는 절연막 갭필공정이 완료되는 시점까지 유지한다.
도 1, 도 2b, 도 2c 및 도 2d에 도시된 바와 같이, 챔버(100) 내 압력 및 웨이퍼(11)의 온도가 안정화되면 제1주입구(104)를 통해 반응가스(증착가스 + 식각가스)를 주입하면서 탑전극(108) 및 사이드전극(102)에 바이어스(bias)를 인가하여 플라즈마를 생성한다.
반응가스로는 실란가스(silane, SiH4), 산소가스(O2) 및 비활성가스가 혼합된 혼합가스를 사용할 수 있다. 여기서, 실란가스 및 산소가스는 절연막(13)을 형성하기 위한 증착가스이고, 비활성가스는 식각가스이다. 구체적으로, 실란가스는 실리콘소스가스로 작용한다. 산소가스는 실리콘을 산화시켜 실리콘산화막을 형성하는 산화제로 작용한다. 그리고, 비활성가스는 증착된 실리콘산화막을 식각하는 역할을 수행함과 동시에 플라즈마 생성효율을 향상시키는 역할을 수행한다. 비활성가스로는 아르곤가스(Ar), 헬륨가스(He) 및 수소가스(H2)를 사용할 수 있다.
다음으로, 챔버(100) 내 플라즈마가 생성된 상태에서 바텀전극(101)에 바이어스를 인가하여 복수의 패턴(12) 사이를 갭필하는 절연막(13)을 형성한다. 이때, 절연막(13)은 실란가스와 산소가스를 통해 증착이 진행됨과 동시에 비활성가스로 인해 식각이 진행된다. 여기서, 절연막(13) 갭필시 증착 및 식각을 동시에 진행하는 이유는 웨이퍼(11)의 온도상승을 억제함과 동시에 절연막(13) 내 보이드와 같은 결함이 발생하는 것을 방지하기 위함이다.
바텀전극(101)에는 웨이퍼(11)의 온도가 상승하는 것을 방지하기 위해 4000W 내지 5000W 범위의 바이어스파워를 인가한다. 이때, 바텀전극(101)에 바이어스파워를 인가하여 절연막(13)을 갭필하게 되면 패턴(12) 사이의 웨이퍼(11) 표면상에 절연막(13)이 증착되는 속도가 패턴(12)의 측벽에 절연막(13)이 증착되는 속도보다 빠르게된다. 이처럼, 위치에 따른 절연막(13)의 증착속도에 차이가 발생하게 되면 절연막(13) 내 보이드와 같은 결합이 발생할 수 있다.
상술한 바와 같이, 위치에 따른 절연막(13)의 증착속도 차이에 따른 문제점은 바텀전극(101)에 바이어스를 인가하지 않거나, 또는 사이드전극(102)에 인가되는 바이어스를 조절하여 절연막(13)의 증착속도를 전체적으로 감소시키면 해결할 수 있다. 하지만, 절연막(13)의 증착속도를 전체적으로 감소시키면 패턴(12)이 플라즈마 환경에 노출되는 시간이 증가하기 때문에 온도 증가에 따른 패턴의 특성열화 및 원치않는 플라즈마 데미지가 발생할 우려가 있다.
하지만, 본 발명의 일실시예에서는 패턴(12)이 플라즈마 환경에 노출되는 시간을 감소시키기 위해 바텀전극(101)에 바이어스를 인가한 상태에서 제1주입구(104)를 통해 주입되는 반응가스의 종류(구체적으로는 비활성가스의 종류)를 조절하여 위치에 따른 절연막(13)의 증착속도에 차이에 따른 문제점을 해결할 수 있다.
구체적으로, 도 2b에 도시된 바와 같이 최초 절연막(13) 갭필공정시 비활성가스로 아르곤가스(Ar)를 사용하여 식각을 최대한 활성화시킨다. 이때, 아르곤가스에 의하여 식각된 절연물질이 패턴(12)의 측벽에 재증착되면서 바텀전극(101)에 바이어스를 인가함에 따른 위치별 절연막(13) 증착속도의 차이를 완화시킬 수 있다.
다음으로, 도 2c에 도시된 바와 같이 절연막(13)이 소정 두께 증착된 상태에서는 비활성가스로 아르곤가스보다 가벼운 헬륨가스(He)를 사용하여 패턴(12) 측벽에 절연막(13)이 재층착되는 속도를 감소시킨다. 이는, 절연막(13) 갭필공정이 진행될수록 절연막(13)이 갭필되지 않은 패턴(12) 사이의 선폭이 감소하기 때문이다.
다음으로, 도 2d에 도시된 바와 같이 절연막(13)이 목표두께까지 거의 증착된 상태에서는 비활성가스로 헬륨가스보다 가벼운 수소가스(H2)를 사용하여 패턴(12) 측벽에 절연막(13)이 재층착되는 속도를 더욱더 감소시킨다.
정리하면, 복수의 패턴(12) 사이를 갭필하는 절연막(13)을 형성하는 동안 패턴(12)의 측벽에 형성되는 절연막(13)의 두께가 증가할수록 비활성가스의 원자량을 감소시켜 패턴(12)이 플라즈마 환경에 노출되는 시간을 증가시키지 않고도 절연막(13) 내 보이드와 같은 결함이 발생하는 것을 방지할 수 있다. 아울러, 절연막(13) 갭필공정간 웨이퍼(11) 온도가 상승하는 것을 보다 효과적으로 방지할 수 있다. 이때, 사이드전극(102)에 인가되는 바이어스를 조절하면 위치에 따른 절연막(13)의 증착속도 차이를 보다 효과적으로 완화시킬 수 있다.
상술한 공정과정을 통해 400℃ 이하의 저온에서 복수의 패턴(12) 사이를 갭필하는 절연막(13)을 형성할 수 있다.
도 2e에 도시된 바와 같이, 절연막(13) 갭필공정이 완료된 웨이퍼(13)를 챔버(100) 외부로 로딩한다. 이어서, 후속공정을 위해 절연막(13)의 상부면에 형성된 단차를 제거하기 위한 평탄화공정을 실시한다. 이때, 평탄화공정는 화학적기계적연마법을 사용하여 실시할 수 있다. 여기서, 평탄화된 절연막(13)의 도면부호를 '13A'로 표기한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
11 : 웨이퍼 12 : 패턴
13 : 절연막 100 : 챔버
101 : 바텀전극 102 : 사이드전극
103 : 히터 104 : 제1주입구
105 : 제1배기구 106 : 제2주입구
107 : 제2배기구 108 : 탑전극

Claims (7)

  1. 챔버 내 바텀전극 상에 복수의 패턴이 형성된 웨이퍼를 이송하는 단계;
    증착가스와 식각가스를 상기 챔버에 주입하여 플라즈마를 형성하는 단계; 및
    상기 바텀전극에 바이어스를 인가하여 상기 복수의 패턴 사이를 갭필하는 절연막을 형성하는 단계를 포함하되,
    상기 절연막을 형성하는 단계에서 상기 패턴 측벽에 형성되는 절연막의 두께가 증가할수록 상기 챔버에 주입되는 식각가스의 원자량을 감소시키는 반도체 장치 제조방법.
  2. 제1항에 있어서,
    상기 식각가스는 비활성가스를 포함하는 반도체 장치 제조방법.
  3. 제2항에 있어서,
    상기 절연막을 형성하는 단계에서
    상기 식각가스는 아르곤가스(Ar), 헬륨가스(He), 수소가스(H2) 순서로 챔버에 주입하는 반도체 장치 제조방법.
  4. 제1항에 있어서,
    상기 증착가스는 실란가스와 산소가스가 혼합된 혼합가스를 사용하는 반도체 장치 제조방법.
  5. 제1항에 있어서,
    상기 바텀전극에 인가되는 바이어스는 4000W 내지 5000W 범위를 갖는 반도체 장치 제조방법.
  6. 제1항에 있어서,
    상기 웨이퍼를 이송한 이후부터 상기 절연막 형성공정이 완료되는 시점까지 상기 웨이퍼가 200℃ 내지 300℃ 범위의 온도로 갖도록 조절하는 반도체 장치 제조방법.
  7. 제6항에 있어서,
    상기 챔버 내 히터를 이용하여 상기 웨이퍼를 가열시킴과 동시에 상기 웨이퍼 후면에 냉각가스를 플로우시키는 반도체 장치 제조방법.
KR1020100065546A 2010-07-07 2010-07-07 반도체 장치 제조방법 KR20120004849A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100065546A KR20120004849A (ko) 2010-07-07 2010-07-07 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065546A KR20120004849A (ko) 2010-07-07 2010-07-07 반도체 장치 제조방법

Publications (1)

Publication Number Publication Date
KR20120004849A true KR20120004849A (ko) 2012-01-13

Family

ID=45611246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065546A KR20120004849A (ko) 2010-07-07 2010-07-07 반도체 장치 제조방법

Country Status (1)

Country Link
KR (1) KR20120004849A (ko)

Similar Documents

Publication Publication Date Title
KR100877107B1 (ko) 반도체 소자의 층간절연막 형성방법
KR102618370B1 (ko) 순차적인 증착-에칭-처리 프로세싱을 사용한 실리콘 산화물 및 실리콘 질화물의 상향식 성장
JP7299898B2 (ja) 高圧アニールを用いたシーム修復
KR102310232B1 (ko) 3d-nand 디바이스들에서의 워드라인 분리를 위한 방법들
US20090068816A1 (en) Method for forming isolation layer in semiconductor device
TWI712702B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR101882531B1 (ko) 기판 처리 방법 및 기판 처리 장치
US9209387B2 (en) Phase change memory and fabrication method
WO2016153987A1 (en) Methods for etching via atomic layer deposition (ald) cycles
JP5334400B2 (ja) 相変化層の表面処理工程を含む相変化メモリ素子の製造方法
CN106158728B (zh) 接触孔栓塞的形成方法
KR20220003638A (ko) 실리콘 질화물 캡슐화 층들을 형성하는 방법들
KR102331573B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
TW202403965A (zh) 用於鎢間隙填充之鎢表面之處理
KR20120004849A (ko) 반도체 장치 제조방법
WO2020054299A1 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
US11170994B1 (en) CD dependent gap fill and conformal films
JP2020522877A (ja) ワードライン抵抗を低下させる方法
TW202235662A (zh) 線性化的膜氧化生長之方法
US11133178B2 (en) Seamless gapfill with dielectric ALD films
TW202133233A (zh) 包括碳化矽材料之電子裝置及相關之方法及系統
US20240332009A1 (en) Ion implantation for reduced roughness of silicon nitride
KR102590436B1 (ko) 선택적 및 자기-제한적 텅스텐 에칭 프로세스
US20240105505A1 (en) Middle of line dielectric layer engineering for via void prevention
US20240030132A1 (en) Semiconductor device with porous dielectric layers and method for fabricating the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination