TW202235662A - 線性化的膜氧化生長之方法 - Google Patents

線性化的膜氧化生長之方法 Download PDF

Info

Publication number
TW202235662A
TW202235662A TW111102140A TW111102140A TW202235662A TW 202235662 A TW202235662 A TW 202235662A TW 111102140 A TW111102140 A TW 111102140A TW 111102140 A TW111102140 A TW 111102140A TW 202235662 A TW202235662 A TW 202235662A
Authority
TW
Taiwan
Prior art keywords
temperature
growth
oxygen
time
percentage
Prior art date
Application number
TW111102140A
Other languages
English (en)
Inventor
克里斯多夫Ｓ 奧森
托賓 高夫曼歐斯柏恩
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202235662A publication Critical patent/TW202235662A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供了在半導體基板上形成氧化物層的方法。該方法包含藉由在第一溫度下將半導體基板暴露於具有第一氧百分比的第一氣體混合物，以第一生長速率在該基板上形成氧化物層的第一含氧化物部分。第二含氧化物部分係藉由在第二溫度下將基板暴露於具有第二氧百分比的第二氣體混合物，以第二生長速率在該基板上形成。第三含氧化物部分係藉由在第三溫度下將基板暴露於具有第三氧百分比的第三氣體混合物，以第三生長速率在該基板上形成。第一生長速率慢於每一隨後的生長速率，並且第二生長速率之後的每一生長速率彼此相差在50%以內。

Description

線性化的膜氧化生長之方法
本案之實施例大體上係關於半導體裝置製造，並且更特定言之，係關於基板（諸如半導體基板）的氧化。
積體電路(integrated circuit; IC)市場不斷要求更大的記憶體容量、更快的切換速度及更大的特徵密度。為了能夠製造下一代的裝置及結構，通常使用半導體記憶體晶片的三維(three dimensional; 3D)堆疊來提高電晶體的效能。藉由以三維而非傳統的二維佈置電晶體，多個電晶體可彼此非常接近地置放在積體電路中。半導體晶片的三維堆疊減少了佈線長度、保持低佈線延遲並增加了晶片上的面積裝置密度。當形成快閃記憶體結構時，薄膜堆疊經設置在基板上並且執行蝕刻製程以在薄膜堆疊中蝕刻出溝槽。歸因於對薄膜堆疊中的高重複交替層數的要求以實現更高的裝置效能，具有通道結構的薄膜堆疊通常具有較高的深寬比。此外，製造商不斷增加堆疊的高度，從而增加了通道的長度。氧化物層係藉由將堆疊暴露於氧化製程來形成。氧化製程通常以熱方式及/或使用電漿進行。
該等特徵係使用氧化製程處理以沿具有高深寬比的通道產生氧化物膜及/或在長而窄的特徵上產生氧化物膜。歸因於製程氣體與矽表面之間相互作用的反應動力學，當前的氧化製程具有非保形的薄膜生長行為。非保形氧化物層會導致裝置效能不良或失效。此外，可以增加氧化時間以改善氧化物膜的保形性，但是，增加的氧化時間會影響整個裝置的產量。
因此，需要一種用於形成保形氧化物膜層的改良方法。
本案的實施例大體上係關於一種在半導體基板上形成氧化物層的方法。該氧化物層包含藉由在第一溫度下將基板暴露於具有第一氧百分比的第一氣體混合物，以第一生長速率形成的第一含氧化物部分。第二含氧化物部分係藉由在第二溫度下將基板暴露於具有第二氧百分比的第二氣體混合物，以第二生長速率在基板上形成。第三含氧化物部分係藉由在第三溫度下將基板暴露於具有第三氧百分比的第三氣體混合物，以第三生長速率在基板上形成。第一生長速率慢於每一隨後的生長速率，並且第二生長速率之後的每一生長速率彼此相差在50%以內。
在另一實施例中，提供了一種在半導體基板上形成氧化物層的方法。該方法包括將氣體混合物引入到處理腔室的容積中，並且在從複數個條件的第一條件開始的兩個或更多個屬性條件中在基板支撐件上的基板的兩個或更多個屬性條件下增加處理腔室的容積的處理屬性。增加屬性包括從第一個屬性條件遞增到每一屬性條件，並且再遞增到最終屬性條件。至後續屬性條件的每一轉變對應於各自的斜坡時間。每一增量之間的每個屬性條件皆保持在各自的持溫時間。每一持溫時間皆大於每一斜坡時間。該屬性為溫度、氣體混合物的氧百分比或上述各項的組合。
在又一實施例中，提供了一種在基板上形成氧化物層的方法。該方法包括確定用於形成氧化物層的部分的總生長係數。總生長係數基於氧化物層的預定總厚度、形成氧化物層的總製程時間和預定的保形性公差來確定。預定的保形性公差係基於在基板表面上的兩個或更多個位置處的氧化物層厚度的偏差來確定。確定多個子操作和對應的生長係數。相應的生長係數一起形成零和總生長係數之間的線性內插。複數個子操作包括子操作之間的斜坡時間、持溫時間、用於形成氧化物層的每一部分的氣體混合物的氧百分比，以及每一子操作中的溫度。複數個子操作中的每一後續子操作包括增加溫度、氧百分比或上述各項的組合。每一斜坡時間大體上彼此相等，並且每一斜坡時間小於每一持溫時間。
本文所述的實施例大體上係關於在多個子操作中形成氧化物層的方法，每一子操作包括屬性條件，例如溫度及/或氣體成分條件。每一子操作中的條件和時間經控制以產生大體上線性的氧化物膜生長速率。氧化物膜的複數個含氧化物部分係使用複數個子操作在半導體基板上形成。每一含氧化物部分的每個子操作修改至少一個屬性，例如遞增用於形成氧化物膜諸部分的氣體混合物的溫度或遞增氧百分比。溫度和氧百分比是同時修改的，或一者是變化的，而另一個是固定的。每一子操作包括氧化物膜的對應生長速率。確定子操作的數目和子操作屬性條件以控制氧化生長速率以在基板上產生保形氧化物膜。
本案的方法在適當裝備的電漿反應器及/或熱處理腔室中進行，諸如快速熱處理(rapid thermal process; RTP)腔室或小批量快速升溫爐。第1圖圖示根據實施例的處理腔室100，諸如具有遠端電漿源120的快速熱處理腔室。快速熱處理腔室採用來自輻射熱的加熱，例如來自熱白熾燈，或來自輻射能，諸如來自雷射退火系統的加熱。
處理腔室100包括腔室主體101，腔室主體101限定處理容積110，在該處理容積中可對基板102進行熱處理。基板102定位在基板支撐件112上，例如在銷上或在用於快速升溫的低質量邊緣環上。能量源103經配置以將輻射能105引向處理容積110。感測器108設置在適當位置以測量內部腔室主體101中的元件的屬性。感測器108經配置以藉由獲得和測量來自基板102的輻射能來測量基板102的溫度。感測器108可連接到系統控制器109，系統控制器109可用於根據來自感測器108的測量值來調整能量源103。
遠端電漿源(remote plasma source; RPS) 120與處理腔室100連接。本文採用的RPS 120是能夠形成具有至少氧的遠端電漿的任何適當的RPS。RPS 120經由第一管道122流體耦接至處理腔室100。氧氣源126亦流體耦接至RPS 120，例如微波、電容源或電感耦合遠端電漿源。進一步的實施例可包括與RPS 120耦合的惰性氣體源128，以產生可輸送至處理腔室100的處理容積110的氧氣/惰性氣體電漿。
氫氣源124耦合到處理腔室100。氫氣源124經由第二管道132將氫氣輸送到處理容積110，在該處理容積處，氫氣將由從RPS 120輸送的氧電漿激活。
溫度控制促進形成優質氧化矽。因此，在本文所述的實施例中使用的處理腔室100及/或諸如基板支撐件112之類的元件可控制在大約500℃至大約1100℃之間的溫度，同時快速加熱和冷卻處理腔室100中的基板102。
第2A圖及第2B圖圖示根據一實施例的在氧化製程之前及之後的通道結構的示意橫截面圖。第2A圖圖示部分製造的半導體結構（例如，基板102）。該結構包括基礎基板200，在基板200的表面上具有第一層210。第一層210包括具有頂部214、底部216和側壁218的通道結構212。側壁218包括分成三等分的部分，包括頂部206、中部204和下部202。基板102的第一層210由半導體組成物構成，例如矽或含矽組合物，例如氮化矽或碳化矽。第一層210是單層，或者是層堆疊。使用原子層沉積或電漿增強化學氣相沉積來沉積一或多個層堆疊。通道結構212包括兩個側壁218，但是應將理解，可使用具有一個、兩個、三個、四個或更多個側壁或側壁的部分的其他結構212。例如，通孔可從本案的各態樣受益。通道結構212具有大於約10:1的深寬比，諸如約50:1至約100:1的深寬比。
第2B圖為在本案的氧化製程之後的通道結構212。氧化物層220經由矽層210的表面之氧化在矽層210上產生。氧化製程包括將氧氣和氫氣引入處理腔室。傳統上，氫氣以相對低的濃度引入，並且在單個步驟中使用高製程溫度。矽表面在氧氣中被氧化，例如原子氧，包括由氧電漿產生的物種，或使用氫氣和氧氣的氣體化學燃燒。使用氫氣(H 2)及氧氣(O 2)（包括由電漿激活的氧氣）可實現用於氧化矽的條件。單一的高溫氧化製程（例如，傳統的氧化製程）在通道上產生具有小於95%的保形性的膜。如本文所使用，保形性經定義為在通道結構212的下部202上形成的氧化物層與通道結構212的頂部206之間的氧化物層厚度的比率。相比之下，本案中描述的多溫度氧化製程提供了95%至100%的保形性。厚度測量係使用任何已知的用於測量薄膜厚度的方法進行，諸如藉由使用透射電子顯微鏡(transmission electron microscopy; TEM)。
第3圖圖示根據一實施例的用於在矽基板上形成氧化物層的方法300。氧化物層是藉由在存在熱的情況下將基板上的含矽表面（例如多晶矽或氮化矽膜）暴露於氧電漿來形成。每一操作在本文中參照剩餘的圖（第4圖至第6圖）來描述。在操作302中，在第一子操作中形成第一含氧化物部分。在操作304中，在第二子操作中形成第二含氧化物部分，在操作306中，在第三子操作中形成第三含氧化物部分，並且操作308表示對於第n個子操作的複數個子操作。
氧化物層的第一含氧化物部分藉由以約1 slm至約15 slm，諸如約10 slm的流動速率將氣體混合物引入腔室而形成。氣體混合物為約5%至約90%的氫氣，諸如約15%至約50%的氫氣、約0%至約50%的氬氣及約5%至約95%的氧氣，諸如約10%至約50%，諸如約20%至約30%，或者約60%至約90%，諸如約70%至約80%的氧氣。如本文所使用，相對於氣體的百分比(%)是基於原子的。總腔室壓力保持在約0.5托至約3托，諸如約1托至約2托。本案提供了一種用於使用固定的氫氣和氬氣流速遞增地調節氣體混合物的氧百分比，並調節氧氣流速或調節氫氣和氬氣流速中的一或多者同時保持氧氣流速的方法。在一些實施例中，在調整氣體混合物中的氧百分比時，基板的溫度是固定的。
基板的第一溫度為約550℃至約620℃，例如約610℃。本案中描述的多操作氧化製程遵循類似於如第4圖中404所示的圖形表示的整體動力學行為。多操作氧化製程的操作302中反應的動力學行為在第一子操作410中表示，定義在第一時間409和第二時間411之間。相反，傳統氧化製程遵循類似於第4圖的402所示的圖形表示的動力學行為。儘管圖形表示402看起來是半拋物線形狀，但單次操作動力學行為可具有其他非線性形狀，諸如由對數函數或指數函數表示的彼等形狀。橫軸(t)是時間的量度，諸如以秒(s)為單位，而縱軸(Y)是氧化物層厚度的量度，諸如以埃(Å)為單位，以使得曲線圖402表示膜厚度隨時間的增長，並且每個資料點皆具有單位Å/
Figure 02_image001
。一般動力學方程由下式決定： 方程式1A：
Figure 02_image003
Y是n次操作總數的氧化生長（例如，所有操作m的總累積生長）；t是時間；A是由實驗得出的生長係數，諸如在約1 Å*sec -1/2與約12 Å*sec -1/2之間，決定每一操作m；z是大於0且小於1的任何數（例如，分數），諸如大約1/2，並且h是每一經過的操作m的時間偏移。
z = ½的一般水平拋物線動力學方程由下式決定： 方程式1B：
Figure 02_image005
如本文所用，係數增量是每對順序子操作之間的差異。較慢的生長係數條件用於較薄的氧化物生長厚度(Y)，並且較快的生長係數條件用於較厚的氧化物生長厚(Y)。不受理論的約束，據信氧化劑擴散至生長界面（諸如由矽組成的界面）最初隨著氧化劑迅速擴散而具有快速動力學。隨著氧化物膜的生長，介面的反應性大體上降低。若要形成相對薄的表面，則使用較慢生長的條件以在合理的製程時間內提供保形薄膜。減緩薄膜形成的生長或反應性使得氧化劑能夠進一步滲透到具有高深寬比的特徵。傳統製程通常顯示出反應物在通道上部被消耗，並且在特徵的更深處大大減少的證據。
動力學速率d(Y)/dt由厚生長隨時間的導數定義，並且由第5圖的502（對於單個操作氧化製程）和504（對於多個子操作氧化製程）圖示。對於每一子操作，根據Y的一般動力學速率方程由下式決定： 方程式2A：
Figure 02_image007
對於每一子操作，z = ½的一般動力學速率方程由以下公式決定： 方程式2B：
Figure 02_image009
Figure 02_image011
為動力學速率係數且等於
Figure 02_image013
。具有兩個或更多個操作的多操作氧化製程能夠降低總動力學速率變化，從而產生如第4圖中的線440所示的近似線性速率。此舉亦在第5圖中示出，其中針對單操作函數502和多操作函數504比較每一子操作（例如，410、412、414、416）的動力學速率函數。如可以看出，製程開始（例如，410）時的502的dY/dt的值遠大於製程尾端（例如，416）的502的值。第一子操作處的動力學速率大約是最後一個子操作416的動力學速率的四倍或更多倍。相反，對於多子操作函數504，每一子操作大體上相同，其動力學速率範圍相對於彼此小於約4倍，例如約1.2至約3倍，例如約1.2至約2倍。
如第4圖及第5圖中所示，當與使用單一更高溫度的單一溫度比較製程相比，第一含氧化物部分在第一屬性條件（諸如第6圖的602所示的溫度）下以通常較慢且受控的方式形成。儘管第6圖在「溫度」的垂直軸上描繪了「T」，其他屬性亦可預期並且可經控制以提供類似的行為。在一些實施例中，該屬性是氣體混合物成分，例如氣體混合物中的氧（原子）百分比。操作302經保持約10秒至約30秒的第一持溫時段。操作302的條件經保持從開始到結束佔整個氧化製程的約15%至約50%的時間段。
操作304包括在第二子操作412中形成氧化物層的第二含氧化物部分，第二子操作412包括第二屬性條件604，諸如溫度條件。從操作302到操作304的轉變由第4圖及第5圖中的第一轉變411及第6圖中所示的第一屬性斜坡603表示。屬性斜坡的每一者是溫度斜坡（例如，603、605、607），該溫度斜坡在1秒至約20秒，諸如約5秒至約10秒的時間段內增加約50℃至約90℃，諸如約60℃至約70℃的溫度。在可與本文所述的其他實施例結合的一些實施例中，每一斜坡速率（例如，加熱速率）為每秒約50℃至約90℃，例如每秒約70℃至約80℃。
在調節溫度的同時，使用與第一子操作410相同的氣體混合物組成和氣體流速形成第二含氧化物部分。除了調節溫度之外，氣體混合物組成和氣體流速中的一或多者經調節以維持由第5圖中的504所示的預定動力學速率。或者，使用與第一子操作410相同的溫度形成第二含氧化物部分，同時調整氣體混合物，例如調整氣體混合物的氧百分比。調整氣體混合物的氧百分比包括改變氧氣相對於其他氣體的流速，或改變一或多種其他氣體相對於氧氣的流速，或上述各者的組合。
在可與本文所述的其他實施例結合的一些實施例中，屬性斜坡（例如，603、605、607）是氧百分比斜坡，並且垂直軸表示氣體混合物中的氧百分比。在約1秒至約20秒，諸如約5秒至約10秒的時間段內，每一氧百分比斜坡將氧百分比增加約5%至約50%，例如約10%至約20%。在可與本文所述的其他實施例結合的一些實施例中，每個斜坡速率（例如，氧化劑速率）為每秒約0.5%至約10%，諸如每秒約1%至約5%。
儘管為了說明目的提供了特定的斜坡範圍，但取決於與選擇保持目標動力學速率相關的因素，例如所需的產品性質和品質、製程基板內通道的深寬比、待處理的細長特徵的寬度與高度比，以及產量和能源考慮，可預期其他斜坡範圍。屬性斜坡（例如，603、605、607）的速率可相等或不相等。
每一子操作的每一目標動力學速率亦基於為氧化製程選擇的子操作的數量來確定。特定地，每一目標動力學速率係藉由調整操作參數以便在每一子操作中保持大體上相等的動力學速率曲線來獲得。雖然第4圖至第6圖圖示了四個子操作，每一子操作具有自身的操作條件，亦可預期其他數量的子操作，例如大約2個子操作至大約7個子操作。每一子操作具有藉由將總生長係數除以（例如，502中所示的單個操作）子操作的數量，然後將每一子操作的每一生長係數遞增係數增量來確定的預定生長係數
Figure 02_image015
。為了說明的目的，對於12和4個子操作的總體生長係數，生長係數增量為3（例如，12除以4），並且每一子操作的各生長係數（例如，第一、第二、第三、第四）分別是3、6、9及12。更通常，生長係數增量可以描述為
Figure 02_image017
或
Figure 02_image019
，其中 n是每一子操作 m的子操作的總數。在以上實例中，
Figure 02_image021
， n=4， m是從1到 n的每一子操作。
總生長係數係藉由確定氧化製程的經估計生長函數來確定。經估計的生長函數是氧化基板（例如矽基板）的動力學行為，並確定在單個操作（例如單個溫度條件）下氧化物層生長隨時間的關係。理論上，當氧氣滲透到特徵及/或整個表面長度上時，長時間且具有低表面反應性的功能會在整個基板表面產生足夠的保形性。然而，長製程時間在實踐中是不可行的，因為較長的製程時間會降低產量。此外，在短時間內具有高反應性的功能會產生相對較高的裝置產量，但在保形性方面受到限制，因為反應物將沿著該特徵進一步缺失。單一操作氧化製程使用單一高溫及/或高氧氣暴露，其在開始時具有高反應性並迅速降低反應性，諸如具有水平拋物線行為。與傳統製程相比，在若干不同的子操作下進行的氧化製程能夠在高氫濃度和較低溫度下減緩第一次操作的反應性，並藉由提高溫度及/或調整反應物化學性質來保持一般線性行為，諸如降低氫氣流速或增加氧氣流速。經估計生長函數是用於形成氧化物層的經估計總生長係數和時間相關變數的函數。子操作之間的係數增量是藉由將總生長係數除以用於形成氧化物層的子操作的數量來確定的。第一生長係數對應於形成第一含氧化物部分並且等於係數增量。每一含氧化物部分對應於各自的生長係數，其中在第一氧化物部分之後的每一後續含氧化物部分具有相應的生長係數，該生長係數增加了係數增量。生長係數是氧與基板反應性的量度。
亦可預期確定每一動力學行為的其他方法，以使得多操作製程（例如，404）與比較的單操作製程（例如，402）相比通常是線性化的。動力學行為係藉由在每一操作中升高溫度及/或調整每一操作的持溫時間來控制。在可以與本文描述的其他實施例結合的一些實施例中，第一子操作410中的第一持溫時間比第二子操作412中的第二持溫時間少大約2%至大約20%，例如少大約5%至大約13%。或者，第一持溫時間比第二持溫時間大大約2%至大約12%，諸如大約5%至大約10%。在一些實施例中，對於每一操作，第二持溫時間大體上等於在各相應持溫時間的約10%以內或約5%以內。每一持溫時間係基於子操作的數量（例如，用於說明目的的4個子操作）確定的，從而確定每一持溫時間之間的斜坡時間（例如，對於操作之間的三個轉換中的每一者）。每一斜坡時間為約1至約10秒，諸如約3秒至約7秒，諸如約5秒。確定總氧化時間為諸如約40秒至約120秒，諸如約60秒至約80秒。總氧化時間至少取決於預定的氧化物膜厚度。總氧化時間因斜坡時間而減少。最終，每一持溫時間係基於經估計的單個操作函數而確定，以產生如由第4圖中的404表示的大體上線性的動力學反應曲線。經估計的函數可經由實驗來細化。每一子操作的行為（參見，例如第5圖中所示的第二子操作412）取決於從子操作412的開始（例如第5圖的轉變411）至結束（例如，第5圖的轉變413）生長的氧化物膜厚度。特定地，動力學速率
Figure 02_image023
與由方程2B
Figure 02_image025
表示的生長中氧化物膜厚度
Figure 02_image027
之間存在反比關係，該關係取決於動力學速率係數
Figure 02_image029
。據信，藉由在每個子操作中將氧化物膜的厚度增加預定量，可在每一子操作中控制和降低動力學速率。每一子操作包括平均動力學速率，每一平均子操作動力學速率大體上相等。
操作306包括在第三子操作414形成氧化物層的第三含氧化物部分。動力學速率（例如形成第三含氧化物部分的平均動力學速率）在於第二子操作中形成的第二含氧化物部分的形成的動力學速率的約50%之內，諸如在約15%至30%，或20%至40%之內。此外，每一後續操作具有在約50%以內的動力學速率，例如在先前子操作的約15%至30%，或20%至40%之內。從操作304至操作306的轉變由第4圖和第5圖中的第二轉變及第6圖中所示的第二溫度斜坡605表示。第二溫度斜坡605包括將溫度從第二溫度條件604增加至第三溫度條件606。操作308通常描述在第n個子操作，諸如第4圖中的第四子操作416和第三轉變415，形成第n個含氧化物部分。第三轉變415包括第三屬性斜坡607，第三屬性斜坡607將屬性條件從第三屬性條件606增加至第四屬性條件608，第四屬性條件608進一步以增量順序上升至第n個子操作（例如，最後一個子操作）。在可與本文所述的其他實施例結合的一些實施例中，最後的子操作包括將基板加熱至約700℃至約1000℃，諸如約750℃至約850℃，諸如約800℃的最後溫度。多個子操作氧化方法包括將基板的溫度從第一溫度條件（例如，約550℃至約620℃）斜升至最後一個溫度條件（例如，約700℃至約1000℃）。在可與本文所述的其他實施例結合的一些實施例中，最後的子操作包括將氧百分比增加至氣體混合物中約70%至約95%的最後氧百分比。多個子操作氧化方法包括將氣體混合物的氧百分比從第一氧百分比條件（例如，約5%至約30%）斜升至最後的氧百分比條件（例如，約70%至約95%）。在保持約700℃至約800℃的固定溫度的同時增加氧百分比，或者在修改每一子操作的溫度的同時增加氧百分比。確定子操作之間的屬性增量以產生如第4圖的404所示的大致線性的動力學行為。可以預期，可使用任意數量的子操作，諸如三個或更多個子操作。使用的子操作的數目越多，氧化的動力學行為就越線性。
總之，本文所述的實施例大體上係關於在多個子操作中形成氧化物層的方法，諸如溫度及/或氧百分比條件。控制每一條件下的條件和時間以產生由氧化形成的氧化物膜的大體上線性生長速率。該方法包括以第一生長速率和第一屬性條件在半導體基板上方形成氧化物層的第一含氧化物部分。該方法進一步包括在基板上以第二生長速率和第二屬性條件形成第二含氧化物部分，以及在基板上以第三生長速率形成第三含氧化物部分。每一溫度經逐漸增加以控制氧化生長速率以在基板上產生保形氧化物膜。
本文所述的實施例大體上係關於使用複數個子操作在半導體基板上形成複數個含氧化物部分的方法。每一含氧化物部分的每一子操作修改至少一個屬性，例如遞增用於形成氧化物膜諸部分的氣體混合物的溫度或遞增氧百分比。溫度和氧百分比是同時修改的，或其中一者是變化的，而另一者是固定的。每一子操作包括氧化物膜的對應生長速率。子操作和子操作屬性條件的數量經確定以控制氧化生長速率以產生大體上線性的氧化物膜生長速率，從而在基板上形成共形氧化物膜。
儘管前述內容針對本案的實施例，但可在不背離本案的基本範疇的情況下設計本案的其他和進一步實施例，並且本案之範疇由隨後的申請專利範圍確定。
如本文中所使用，術語「約」是指與標稱值相差+/-10%。應當理解，此變化可包括在本文提供的任一值中。
100:處理腔室 101:腔室主體 102:基板 103:能量源 105:輻射能 108:感測器 109:系統控制器 110:處理容積 112:基板支撐件 120:遠端電漿源 122:第一管道 124:氫氣源 126:氧氣源 128:惰性氣體源 132:第二管道 200:基礎基板 202:下部 204:中部 206:頂部 210:第一層 212:通道結構 214:頂部 216:底部 218:側壁 220:氧化物層 300:方法 302:操作 304:操作 306:操作 308:操作 402:單操作製程 404:多操作製程 409:第一時間 410:子操作 411:第二時間 412:子操作 413:轉變 414:子操作 415:轉變 416:子操作 440:線性速率 502:單操作函數 504:多操作函數 602:溫度 603:屬性斜坡/溫度斜坡 604:第二溫度條件 605:屬性斜坡/溫度斜坡 606:第三溫度條件 607:屬性斜坡/溫度斜坡 608:第四屬性條件
以能夠詳細理解本案的上述特徵的方式，可藉由參考實施例來獲得對以上簡要概括的本案的更特定的描述，該等實施例中的一些實施例在附圖中示出。然而，應注意，附圖僅圖示示例性實施例，因此不應被視為限制本案之範疇，並且本案可允許其他同等有效的實施例。
第1圖圖示根據一實施例的具有遠端電漿源的熱處理腔室的示意圖。
第2A圖及第2B圖圖示根據一實施例的在氧化製程之前及之後的通道特徵的示意橫截面圖。
第2圖圖示根據一實施例的用於在矽基板上形成氧化物層的方法的流程圖。
第4圖圖示根據一實施例的比較氧化製程及氧化製程隨時間的氧化厚度生長行為的說明性圖形表示。
第5圖圖示根據一實施例的比較氧化製程及氧化製程隨氧化厚度生長的動力學速率的說明性圖形表示。
第6圖圖示根據一實施例的隨時間變化的多個溫度斜坡條件的說明性圖形表示。
為了促進理解，在可能的情況下，已使用相同的元件符號來表示附圖共用的相同元件。可以預期，一個實施例的元件和特徵可有益地併入其他實施例中而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
402:單操作製程
404:多操作製程
409:第一時間
410:子操作
411:第二時間
412:子操作
413:轉變
414:子操作
415:轉變
416:子操作
440:線性速率

Claims (20)

  1. 一種形成一氧化物層的方法，包含以下步驟： 藉由在一第一溫度下將一半導體基板暴露於包含一第一氧百分比的一第一氣體混合物，以一第一生長速率在該基板上形成該氧化物層的一第一含氧化物部分； 藉由在一第二溫度下將該基板暴露於包含一第二氧百分比的一第二氣體混合物，以一第二生長速率在該基板上形成一第二含氧化物部分； 藉由在一第三溫度下將該基板暴露於包含一第三氧百分比的一第三氣體混合物，以一第三生長速率在該基板上形成一第三含氧化物部分，其中該第一生長速率慢於每一隨後的生長速率，並且該第二生長速率之後的每一生長速率彼此相差在50%以內。
  2. 如請求項1所述的方法，進一步包含以下步驟： 確定一經估計生長函數，其中該經估計生長函數是一用於形成該氧化物層的一總生長係數和一時間相關變數的函數； 確定一係數增量，其中該係數增量是藉由將該總生長係數除以形成該氧化物層的一條件數量而確定的，其中對應於形成該第一含氧化物部分的一第一生長係數等於該係數增量；以及 確定該等含氧化物部分的每一者的各生長函數，其中每一後續含氧化物部分具有一相應的生長係數，該生長係數增加該係數增量。
  3. 如請求項2所述之方法，其中每一生長係數取決於溫度，其中選擇該第二溫度以獲得一第二生長係數，其中該第二氧百分比等於該第一氧百分比。
  4. 如請求項2所述之方法，其中該生長係數取決於每一氣體混合物的氧百分比，其中該第二氧百分比經選擇以獲得一第二生長係數，其中該第二溫度等於該第一溫度。
  5. 如請求項4所述之方法，其中每一溫度為約700℃至800℃，其中該第一氧百分比為該第一氣體混合物的約5%至約30%，其中形成該第二含氧化物部分之步驟包含以下步驟：以一第一氧化劑速率在一第一斜坡時間增加該第一氧百分比，並且其中該第二氧化劑速率大體上等於該第一氧化劑速率。
  6. 如請求項2所述之方法，其中每一部分的各生長速率為每一生長函數的一導函數的一平均值。
  7. 如請求項6所述之方法，其中每一部分的各生長速率相對於彼此不超過約3倍。
  8. 如請求項1所述之方法，其中形成該第二含氧化物部分之步驟包含以下步驟：在一第一斜坡時間以一第一加熱速率將該第一溫度增加至該第二溫度， 其中形成該第三含氧化物部分之步驟包含以下步驟：在一第二斜坡時間以一第二加熱速率將該第二溫度增加至一第一溫度，及 其中該第二加熱速率大體上等於該第一加熱速率。
  9. 如請求項1所述之方法，其中形成該第一含氧化物部分之步驟進一步包含以下步驟：將該第一溫度或該第一氧百分比保持一第一持溫時間，並且其中形成該第二含氧化物部分之步驟包含以下步驟：將該第二溫度或該第二氧百分比保持一第二持溫時間。
  10. 如請求項1所述之方法，其中該第一持溫時間長於一第一斜坡時間，其中該第一斜坡時間是從該第一溫度或氧百分比增加至該第二溫度或第二氧百分比的一時間。
  11. 如請求項9所述之方法，其中該第二持溫時間係基於一預定生長係數來確定，其中該生長係數是一時間相關變數、溫度及氧百分比的一函數。
  12. 如請求項1所述之方法，其中該氧化物層包含如藉由測量該氧化物層的至少兩部分的一厚度來確定的約90%至約100%的一保形性。
  13. 一種在一半導體基板上形成一氧化物層的方法，包含以下步驟： 將一氣體混合物引入一處理腔室的一容積； 在從複數個條件的一第一條件開始的兩個或更多個屬性條件下增加該處理腔室的該容積的一處理屬性，其中增加該屬性之步驟包含以下步驟：從該第一屬性遞增增加到每一屬性條件，並且遞增到最終屬性，其中至一後續屬性條件的每一轉變對應於各自的斜坡時間；以及 在各自的持溫時間保持每一增量之間的該等屬性條件的每一者，其中該等持溫時間中的每一者大於該等斜坡時間中的每一者，其中該屬性是該氣體混合物的溫度，氧百分比，或其組合。
  14. 如請求項13所述之方法，其中每一斜坡時間小於用於形成該氧化物層的一總時間的約10%，並且其中該氧化物層形成在具有約50:1至約100:1的一深寬比的該基板的一通道中。
  15. 如請求項13所述之方法，其中增加該屬性之步驟包含以下步驟：將該氣體混合物的該氧百分比從約5%至約30%的一第一氧百分比增加至約70%至約90%的一最終氧百分比。
  16. 如請求項13所述之方法，其中增加該屬性之步驟包含以下步驟：在小於約10秒的一第一斜坡時間內將該溫度從約20℃增加至約100℃，同時保持約20%至約50%的一氧百分比。
  17. 一種在一基板上形成一氧化物層的方法，包含以下步驟： 確定用於形成該氧化物層的部分的一總生長係數，其中該總生長係數基於該氧化物層的一預定總厚度、形成該氧化物層的一總製程時間和一預定的保形性公差來確定，其中該預定的保形性公差係基於在該基板的一表面上的兩個或更多個位置處的氧化物層厚度的偏差來確定；以及 確定複數個子操作和對應的生長係數，其中該對應的生長係數一起形成零和該總生長係數之間的一線性內插，其中該複數個子操作包含子操作之間的一斜坡時間、一持溫時間、用於形成該氧化物層的每一部分的一氣體混合物的氧百分比，以及每一子操作中的溫度，其中該複數個子操作中的每一後續子操作包含增加溫度、氧百分比或上述各項的組合，其中每一斜坡時間大體上彼此相等，並且每一斜坡時間小於每一持溫時間。
  18. 如請求項17所述之方法，其中增加該氧百分比之步驟包含以下步驟：增加該氣體混合物的一氧氣流速，同時保持該氣體混合物的剩餘氣體的該等流速。
  19. 如請求項17所述之方法，進一步包含以下步驟：確定一經估計的生長函數，其中該經估計的生長函數是用於在時間變數的一平方根上形成該氧化物層的該總生長係數的一函數，其中該經估計的生長函數是隨時間推移的一水平拋物型函數。
  20. 如請求項17所述之方法，其中該複數個子操作包含約3至約7個子操作。
TW111102140A 2021-02-08 2022-01-19 線性化的膜氧化生長之方法 TW202235662A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/169,866 2021-02-08
US17/169,866 US11610776B2 (en) 2021-02-08 2021-02-08 Method of linearized film oxidation growth

Publications (1)

Publication Number Publication Date
TW202235662A true TW202235662A (zh) 2022-09-16

Family

ID=82704706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102140A TW202235662A (zh) 2021-02-08 2022-01-19 線性化的膜氧化生長之方法

Country Status (6)

Country Link
US (2) US11610776B2 (zh)
JP (1) JP2024507455A (zh)
KR (1) KR20230140577A (zh)
CN (1) CN116964713A (zh)
TW (1) TW202235662A (zh)
WO (1) WO2022169562A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610776B2 (en) * 2021-02-08 2023-03-21 Applied Materials, Inc. Method of linearized film oxidation growth

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235957A1 (en) 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
US7148153B2 (en) 2000-06-20 2006-12-12 Agere Systems Inc. Process for oxide fabrication using oxidation steps below and above a threshold temperature
US7951728B2 (en) 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US20180076026A1 (en) 2016-09-14 2018-03-15 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
WO2019032457A1 (en) 2017-08-08 2019-02-14 Applied Materials, Inc. METHODS AND APPARATUSES FOR DEPOSITING LOW DIELECTRIC CONSTANT FILMS
US11322347B2 (en) 2018-12-14 2022-05-03 Applied Materials, Inc. Conformal oxidation processes for 3D NAND
TW202107528A (zh) 2019-04-30 2021-02-16 美商得昇科技股份有限公司 氫氣輔助的大氣自由基氧化
TWI834919B (zh) * 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
KR20220036866A (ko) * 2020-09-16 2022-03-23 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물 증착 방법
US11658026B2 (en) * 2020-10-23 2023-05-23 Applied Materials, Inc. Conformal silicon oxide film deposition
US11610776B2 (en) * 2021-02-08 2023-03-21 Applied Materials, Inc. Method of linearized film oxidation growth

Also Published As

Publication number Publication date
CN116964713A (zh) 2023-10-27
US20230223250A1 (en) 2023-07-13
US20220254622A1 (en) 2022-08-11
JP2024507455A (ja) 2024-02-20
KR20230140577A (ko) 2023-10-06
US11610776B2 (en) 2023-03-21
WO2022169562A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
JP4512098B2 (ja) 半導体装置の製造方法及び基板処理装置
JP7118512B2 (ja) 反応性アニールを使用する間隙充填
KR101498960B1 (ko) 박막의 형성 방법 및 성막 장치
KR101024961B1 (ko) 절연막의 형성방법
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
KR20180133338A (ko) 순차적인 증착-에칭-처리 프로세싱을 사용한 실리콘 산화물 및 실리콘 질화물의 상향식 성장
JPH10144628A (ja) 薄膜の改良堆積法
TW201207939A (en) Method of improving oxide growth rate of selective oxidation processes
JP2011023576A (ja) 半導体装置の製造方法及び基板処理装置
US20180033689A1 (en) Seamless Trench Fill Using Deposition/Etch Techniques
JP2010034580A (ja) 成膜装置及び成膜方法
US11948791B2 (en) Steam oxidation initiation for high aspect ratio conformal radical oxidation
TW201017767A (en) Post oxidation annealing of low temperature thermal or plasma based oxidation
TW202117846A (zh) 添加氬至遠端電漿氧化
TW202235662A (zh) 線性化的膜氧化生長之方法
JP4584356B2 (ja) 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
JP2005347446A (ja) 気相成長装置、薄膜の形成方法、および半導体装置の製造方法
WO2004006322A1 (ja) 被処理体の酸化方法
WO2019003662A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5264163B2 (ja) 絶縁膜の形成方法
KR20220058636A (ko) 성막 방법
KR102457068B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
TW202235661A (zh) 臨界尺寸相依的間隙填充及保形膜
CN114606477A (zh) 用于氮化硅沉积的硅前体
JPWO2018179354A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム