KR102283500B1 - 박막 증착 방법 - Google Patents

박막 증착 방법 Download PDF

Info

Publication number
KR102283500B1
KR102283500B1 KR1020170177295A KR20170177295A KR102283500B1 KR 102283500 B1 KR102283500 B1 KR 102283500B1 KR 1020170177295 A KR1020170177295 A KR 1020170177295A KR 20170177295 A KR20170177295 A KR 20170177295A KR 102283500 B1 KR102283500 B1 KR 102283500B1
Authority
KR
South Korea
Prior art keywords
gas
reaction
source gas
purge
substrate
Prior art date
Application number
KR1020170177295A
Other languages
English (en)
Other versions
KR20190075586A (ko
Inventor
박영훈
강재희
김상민
신창호
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020170177295A priority Critical patent/KR102283500B1/ko
Publication of KR20190075586A publication Critical patent/KR20190075586A/ko
Application granted granted Critical
Publication of KR102283500B1 publication Critical patent/KR102283500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 챔버 내의 기판 상에 소스가스를 제공하여 상기 기판 상에 상기 소스가스의 적어도 일부가 흡착되는 소스가스 흡착 단계와 상기 기판 상에 제 1 퍼지가스를 제공하는 퍼지 단계를 포함하는 제 1 서브 사이클을 적어도 1회 이상 수행하는 제 1 단계; 및 상기 기판 상에 반응가스를 제공하여 상기 기판 상에 단위증착막을 형성하는 반응 단계와 상기 기판 상에 제 2 퍼지가스를 제공하는 퍼지 단계를 포함하는 제 2 서브 사이클을 적어도 1회 이상 수행하는 제 2 단계; 를 포함하는 단위 사이클(unit cycle)을 적어도 1회 이상 수행하되, 상기 챔버의 압력을 제어하기 위해 상기 챔버의 펌핑 포트부에 설치된 쓰로틀 밸브의 개도율을 조절하며, 상기 퍼지 단계의 적어도 일부 구간 동안의 쓰로틀 밸브의 개도율은 상기 소스가스 또는 상기 반응가스를 제공하는 구간 동안 상기 쓰로틀 밸브의 개도율 보다 더 큰 것을 특징으로 하는, 박막 증착 방법을 제공한다.

Description

박막 증착 방법{Method of depositing thin film}
본 발명은 박막 증착 방법에 관한 것으로, 더욱 상세하게는 원자층 증착 공정을 이용한 박막 증착 방법에 관한 것이다.
현재 반도체 업계는 회로선폭의 초미세화와 더불어 지속적으로 박막증착온도의 저온화를 추진하고 있으며, 많은 공정 부문에서 소기의 성과를 얻고 있으며, 이러한 성과를 얻도록 하는 대표적인 공정방법이 원자층 증착(ALD) 공정이다. 그러나, 원자층 증착 공정은 박막의 표면이나 패턴 내부에 잔존하는 미반응 가스 및 부산물의 퍼지 효율이 떨어진다는 문제점을 가진다.
한국공개특허 제1020040034245호(공개일: 2004.04.28, 발명의 명칭: ALD 박막증착장치)
본 발명은 박막의 표면이나 패턴 내부에 잔존하는 미반응 가스 및 부산물의 퍼지 효율을 증대시킬 수 있는 박막 증착 방법을 제공하는 것을 목적으로 한다. 그러나, 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면 박막 증착 방법이 제공된다. 상기 박막 증착 방법은 챔버 내의 기판 상에 소스가스를 제공하여 상기 기판 상에 상기 소스가스의 적어도 일부가 흡착되는 소스가스 흡착 단계와 및 상기 기판 상에 제 1 퍼지가스를 제공하는 퍼지 단계를 포함하는 제 1 서브 사이클을 적어도 1회 이상 수행하는 제 1 단계; 및 상기 기판 상에 반응가스를 제공하여 상기 기판 상에 단위증착막을 형성하는 반응 단계와 상기 기판 상에 제 2 퍼지가스를 제공하는 퍼지 단계를 포함하는 제 2 서브 사이클을 적어도 1회 이상 수행하는 제 2 단계; 를 포함하는 단위 사이클(unit cycle)을 적어도 1회 이상 수행하되, 상기 챔버의 압력을 제어하기 위해 상기 챔버의 펌핑 포트부에 설치된 쓰로틀 밸브의 개도율(開度率)을 조절하되, 상기 퍼지 단계의 적어도 일부 구간 동안 상기 쓰로틀 밸브의 개도율은 상기 소스가스 또는 상기 반응가스를 제공하는 구간 동안 상기 쓰로틀 밸브의 개도율 보다 더 크다.
상기 박막 증착 방법에서, 상기 제 1 퍼지가스를 제공하는 퍼지 단계 및 상기 제 2 퍼지가스를 제공하는 퍼지 단계는 상기 단위 사이클 내내 지속적으로 수행될 수 있다.
상기 박막 증착 방법에서, 상기 소스가스 흡착 단계 후 상기 반응 단계 전에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간 동안 상기 쓰로틀 밸브의 개도율 및/또는 상기 반응 단계 후에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간 동안 상기 쓰로틀 밸브의 개도율은, 상기 소스가스 또는 상기 반응가스를 제공하는 구간 동안 상기 쓰로틀 밸브의 개도율 보다 더 클 수 있다.
상기 박막 증착 방법은, 상기 소스가스 흡착 단계 후 상기 반응 단계 전에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간의 적어도 일부 동안에 및/또는 상기 반응 단계 후에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간의 적어도 일부 동안에, 상기 퍼지가스 외에 추가로 펄스퍼지가스를 상기 기판 상에 펄스 형태로 제공하는 펄스퍼지 단계;를 더 포함할 수 있다.
상기 박막 증착 방법에서, 상기 소스가스 흡착 단계 후 상기 반응 단계 전에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간 동안 상기 챔버 내의 압력 및/또는 상기 반응 단계 후에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간 동안 상기 챔버 내의 압력은, 상기 소스가스 또는 상기 반응가스를 제공하는 구간 동안 상기 챔버 내의 압력 보다 더 낮을 수 있다.
상기 박막 증착 방법에서, 상기 소스가스는 티타늄(Ti), 탄탈륨(Ta) 및 텅스텐(W) 중에서 선택된 적어도 어느 하나를 함유하며, 상기 반응가스는 질소(N)를 함유하되, 상기 박막은 질화막일 수 있다.
상기 박막 증착 방법에서, 상기 소스가스는 알루미늄(Al), 지르코늄(Zr) 및 실리콘(Si) 중에서 선택된 적어도 어느 하나를 함유하며, 상기 반응가스는 산소(O)를 함유하되, 상기 박막은 산화막일 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 박막의 표면이나 패턴 내부에 잔존하는 미반응 가스 및 부산물의 퍼지 효율을 증대시킬 수 있는 박막 증착 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 박막 증착 방법을 수행하기 위한 원자층 증착 공정 시스템을 도해하는 도면이다.
도 2는 본 발명의 일 실시예에 따른 박막 증착 방법을 도해하는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 박막 증착 방법을 도해하는 도면이다.
도 4는 본 발명의 또 다른 실시예에 따른 박막 증착 방법을 도해하는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것일 수 있다. 동일한 부호는 동일한 요소를 지칭한다.
본 박막 증착 방법은 DRAM, Flash memory, V-NAND와 같은 반도체 디바이스 제조용 ALD 박막 증착 방법에 적용할 수 있다. 최근 들어 ALD 공정 및 증착 장치는 적용 스텝 및 범위가 점점 더 확대되고 있다. 대표적으로 TiN, WN, TaN, W과 같은 금속 질화막이나 금속 박막, Al2O3, SiO2, ZrO2, TiO2와 같은 금속 산화막 증착 공정에 ALD 공정이 사용되고 있으며 디바이스 내 그 적용 스텝이 점점 더 확대되고 있는 추세이다. ALD공정에 대한 사용처가 많아지고 공정 난이도 또한 함께 높아지고 있는데 300mm 웨이퍼 내에서의 박막 증착 균일도, 박막의 순도, 밀도, 스텝커버리지 개선을 위하여 칩 메이커들은 끊임없이 노력하고 있으며 ALD 증착 설비의 공정 능력을 더욱 향상시키는 작업도 활발히 이루어지고 있다. 그런데 두께나 막질의 웨이퍼 내 균일성 개선, 스텝커버리지 개선은 20nm 이하 선폭의 반도체 디바이스 시대로 접어들면서 그 어느 때 보다도 개선이 쉽지 않다. 특히 DRAM은 더욱 선폭의 미세화 추구 때문에 홀(hole)의 종횡비(aspect ratio)가 1:100을 상회하는 경우도 있으며, V-NAND 디바이스의 경우는 단수를 더욱 고층으로 쌓아 올림에 따라 단차도포율(step coverage)은 물론 패턴의 하층부, 중층부, 상층부에 증착하는 막질의 품질(quality)을 균일하게 맞추는 것도 어려운 일이 되고 있다. 본 발명에선 ALD 박막 증착 방법에 있어서 종래의 방법보다 스텝커버리지 개선을 더욱 쉽게하여 차세대 DRAM 및 V-NAND의 공정적인 요구에 부응하는 방법을 제공한다.
먼저, 본 발명의 일 실시예에 따른 박막 증착 방법을 수행하기 위한 원자층 증착 공정 시스템을 살펴본다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 박막 증착 방법을 수행하기 위한 원자층 증착 공정 시스템에서 소스가스(A gas)는 유량제어기(MFC, 10)를 거쳐 챔버 내에 로딩된 기판 상에 제공될 수 있다. 또한, 소스가스가 기판 상에 제공되어 흡착된 후에 박막의 표면이나 패턴 내부에 잔존하는 미흡착 가스, 미반응 가스 및 부산물을 퍼지하기 위하여 제 1 퍼지가스가 유량제어기(MFC, 20)를 거쳐 챔버 내에 로딩된 기판 상에 지속적으로 제공될 수 있다. 한편, 소스가스가 기판 상에 제공되어 흡착된 후에 박막의 표면이나 패턴 내부에 잔존하는 미흡착 가스, 미반응 가스 및 부산물을 퍼지하기 위하여, 제 1 퍼지가스 외에 추가로 제 1 펄스퍼지가스가 유량제어기(MFC, 30)를 거쳐 챔버 내에 로딩된 기판 상에 펄스 형태로 제공될 수 있다.
한편, 반응가스(B gas)는 유량제어기(MFC, 40)를 거쳐 챔버 내에 로딩된 기판 상에 제공될 수 있다. 또한, 기판 상에 흡착된 소스가스의 적어도 일부와 반응가스가 반응하여 단위증착막을 형성한 후에 박막의 표면이나 패턴 내부에 잔존하는 미반응 가스 및 부산물을 퍼지하기 위하여 제 2 퍼지가스가 유량제어기(MFC, 50)를 거쳐 챔버 내에 로딩된 기판 상에 지속적으로 제공될 수 있다. 한편, 제 2 퍼지가스 외에 추가로 제 2 펄스퍼지가스가 유량제어기(MFC, 60)를 거쳐 챔버 내에 로딩된 기판 상에 펄스 형태로 제공될 수 있다.
본 발명의 일 실시예에 따르면, 박막의 표면이나 패턴 내부에 잔존하는 미흡착 가스, 미반응 가스 및 부산물의 퍼지 효율을 증대시키기 위하여, 원자층 증착 공정을 구성하는 단계들에서 상기 챔버의 펌핑 포트부에 설치된 쓰로틀 밸브의 개도율을 가변적으로 조절하는 구성을 도입한다. 이하에서는 이에 대한 구체적인 설명을 제공한다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 박막 증착 방법을 도해하는 도면이다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 박막 증착 방법은 단위 사이클(unit cycle)을 적어도 1회 이상 수행함으로써 구현된다. 상기 단위 사이클(unit cycle)은 챔버 내의 기판 상에 소스가스(A gas)를 제공하여 상기 기판 상에 상기 소스가스의 적어도 일부가 흡착되는 소스가스 흡착 단계 및 상기 기판 상에 제 1 퍼지가스(Pure gas for A gas)를 제공하는 퍼지 단계를 포함하는 제 1 서브 사이클을 적어도 1회 이상 수행하는 제 1 단계; 및 상기 기판 상에 반응가스(B gas)를 제공하여 상기 기판 상에 단위증착막을 형성하는 반응 단계 및 상기 기판 상에 제 2 퍼지가스(Pure gas for B gas)를 제공하는 퍼지 단계를 포함하는 제 2 서브 사이클을 적어도 1회 이상 수행하는 제 2 단계; 를 포함한다. 이 경우, 상기 퍼지 단계의 적어도 일부 구간 동안 상기 챔버의 펌핑 포트부에 설치된 쓰로틀 밸브의 개도율은 상기 소스가스 또는 상기 반응가스를 제공하는 구간 동안 상기 쓰로틀 밸브의 개도율 보다 더 크다.
일 예로, 상기 소스가스는 티타늄(Ti), 탄탈륨(Ta) 및 텅스텐(W) 중에서 선택된 적어도 어느 하나를 함유하며, 상기 반응가스는 질소(N)를 함유하되, 상기 박막은 질화막일 수 있다. 다른 예로, 상기 박막 증착 방법에서, 상기 소스가스는 알루미늄(Al), 지르코늄(Zr) 및 실리콘(Si) 중에서 선택된 적어도 어느 하나를 함유하며, 상기 반응가스는 산소(O)를 함유하되, 상기 박막은 산화막일 수 있다.
상기 제 1 퍼지가스를 제공하는 퍼지 단계; 및 상기 제 2 퍼지가스를 제공하는 퍼지 단계;는 상기 단위 사이클 내내 지속적으로 수행될 수 있다.
상기 소스가스 흡착 단계 후 상기 반응 단계 전에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간 동안 상기 쓰로틀 밸브의 개도율은 상기 소스가스 또는 상기 반응가스를 제공하는 구간 동안 상기 쓰로틀 밸브의 개도율 보다 더 클 수 있다. 이 경우, 상기 소스가스 흡착 단계 후 상기 반응 단계 전에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간 동안 상기 챔버 내의 압력은 상기 소스가스 또는 상기 반응가스를 제공하는 구간 동안 상기 챔버 내의 압력 보다 더 낮을 수 있다.
상기 반응 단계 후에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간 동안 상기 쓰로틀 밸브의 개도율은 상기 소스가스 또는 상기 반응가스를 제공하는 구간 동안 상기 쓰로틀 밸브의 개도율 보다 더 클 수 있다. 이 경우, 상기 반응 단계 후에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간 동안 상기 챔버 내의 압력은 상기 소스가스 또는 상기 반응가스를 제공하는 구간 동안 상기 챔버 내의 압력 보다 더 낮을 수 있다.
상술한 박막 증착 방법에 의하면, 박막의 표면이나 패턴 내부에 잔존하는 미흡착 가스, 미반응 가스 및/또는 부산물의 퍼지 효율을 더 효과적으로 증대시켜 박막의 단차 도포율(step coverage)를 개선하고 갭필(gap fill) 특성을 개선할 수 있다.
예를 들어, 디램(DRAM) 소자 패턴의 홀 안쪽이나 낸드(NAND) 소자의 수직 패턴의 깊이 방향이나 웨이퍼 전면에 걸쳐서 좋은 균일성, 고밀도, 고순도를 갖춘 ALD 박막을 증착하기 위해서는, 소스가스나 반응가스와 같은 공정가스를 충분한 압력으로 내부 패턴에 밀어 넣고 흡착시킨 후 미반응 가스를 철저하게 깨끗이 빼 낸 후 다음 공정가스를 기판상에 분사하여 막 형성 작용을 시키고 또 미반응 가스와 부산물 가스를 깨끗이 패턴 내부로 부터 제거하는 과정이 성공적으로 이루어 져야 한다.
도 2 및 도 3을 참조하면, 쓰로틀 밸브의 개도율이 α% 와 β% 위치를 스윙(swing)하는 것을 볼 수 있는데, 여기서 α<β 가 된다. 상기 소스가스 흡착 단계 후 상기 반응 단계 전에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간의 적어도 일부 동안에 또는 상기 반응 단계 후에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간의 적어도 일부 동안에 쓰로틀 밸브를 더 크게 β% 위치로 열어서 퍼지 효율을 더 좋게 하는 것이 본 발명의 중요한 기술적 사상이다. 소스가스나 반응가스와 같은 공정가스를 기판 상에 분사할 때는 패턴 내부에 충분히 가스를 흡착시키기 위하여 쓰로틀 밸브의 개도율을 작게 유지하는 것이 유리하며, 퍼지 시에는 쓰로틀 밸브를 크게 열어서 미반응 가스 또는 부산물을 보다 더 고속으로 배출시키는 것이 유리하다.
만약, 쓰로틀 밸브의 개도율을 일정하게 유지한 상태에서 퍼지가스의 유량만을 증가시키거나, 쓰로틀 밸브의 개도율을 랜덤하게 조절하는 경우, 본 발명의 일 실시예와 달리, 퍼지 효율의 극대화가 이루어지지 않음을 확인하였다.
한편, 도 2 및 도 3에서 원자층 증착 공정을 구성하는 단위사이클(Unit Cycle)은 소스가스를 기판 상에 제공하는 단계(A), 반응가스를 기판 상에 제공하는 단계(B), 소스가스와 반응가스를 제공하지 않고 퍼지가스만 기판 상에 제공하여 퍼지하는 단계(P)를 포함하되, 예를 들어, 단계(A), 단계(P), 단계(B), 단계(P)가 순차적으로 수행된다. 단계(P)에서 쓰로틀 밸브의 개도율은 β% 이며, 단계(A) 또는 단계(B)에서 쓰로틀 밸브의 개도율은 α% 이다. 여기서 α<β 가 된다.
하지만, 본 발명의 기술적 사상은 이에 한정되지 않고 다양한 변형 실시예가 가능하다. 즉, 단위사이클에서 단계(A)를 N번(N은 양의 정수) 수행하고, 단계(B)를 M번(M은 양의 정수) 수행하되, 단계(A)와 단계(B) 사이에 단계(P)를 수행하는 임의의 조합이 가능하다. 예컨대, 원자층 증착 공정을 구성하는 단위사이클(Unit Cycle)은 단계(A), 단계(P), 단계(B), 단계(P), 단계(B), 단계(P)가 순차적으로 수행되어 구현되거나, 단계(A), 단계(P), 단계(A), 단계(P), 단계(B), 단계(P)가 순차적으로 수행되어 구현되거나, 단계(A), 단계(P), 단계(A), 단계(P), 단계(A), 단계(P), 단계(B), 단계(P), 단계(B), 단계(P), 단계(B), 단계(P)가 순차적으로 수행되어 구현될 수 있다. 이 경우에서도, 단계(P)에서 쓰로틀 밸브의 개도율은 β% 이며, 단계(A) 또는 단계(B)에서 쓰로틀 밸브의 개도율은 α% 이다. 여기서 α<β 가 된다.
도 4는 본 발명의 다른 실시예에 따른 박막 증착 방법을 도해하는 도면이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 박막 증착 방법은 도 2 또는 도 3에 도시된 구성에 부가하여, 상기 소스가스 흡착 단계 후 상기 반응 단계 전에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간의 적어도 일부 동안에, 상기 퍼지가스 외에 추가로 펄스퍼지가스를 상기 기판 상에 펄스 형태로 제공하는 펄스퍼지 단계;를 더 포함할 수 있다.
한편, 본 발명의 다른 실시예에 따른 박막 증착 방법은 상기 반응 단계 후에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간의 적어도 일부 동안에, 상기 퍼지가스 외에 추가로 펄스퍼지가스를 상기 기판 상에 펄스 형태로 제공하는 펄스퍼지 단계;를 더 포함할 수 있다.
퍼지가스는 단위사이클(Unit Cycle) 내내 지속적으로 제공되는 반면에, 펄스퍼지가스는 쓰로틀 밸브의 개도율이 β%를 유지하는 단계 중 적어도 일부 구간에서 펄스 형태로 제공될 수 있다. 이러한 펄스퍼지가스의 제공단계를 수행함으로써 박막의 표면이나 패턴 내부에 잔존하는 미반응 가스 및 부산물의 퍼지 효율을 더욱 증대시킬 수 있다.
본 발명의 기술적 구성은 원자층 증착 공정으로서, 소스가스, 퍼지가스 및 반응가스 등을 기판이 배치된 챔버 내에 시간에 따라 불연속적으로 공급함으로써 증착이 구현되는 시분할 방식뿐만 아니라, 소스가스, 퍼지가스 및 반응가스 등이 공간적으로 이격되면서 연속적으로 공급되는 시스템 내에 기판이 순차적으로 이동함으로써 증착이 구현되는 공간분할 방식에도 적용될 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (7)

  1. 챔버 내의 기판 상에 소스가스를 제공하여 상기 기판 상에 상기 소스가스의 적어도 일부가 흡착되는 소스가스 흡착 단계와 상기 기판 상에 제 1 퍼지가스를 제공하는 퍼지 단계를 포함하는 제 1 서브 사이클을 적어도 1회 이상 수행하는 제 1 단계; 및
    상기 기판 상에 반응가스를 제공하여 상기 기판 상에 단위증착막을 형성하는 반응 단계와 상기 기판 상에 제 2 퍼지가스를 제공하는 퍼지 단계를 포함하는 제 2 서브 사이클을 적어도 1회 이상 수행하는 제 2 단계;
    를 포함하는 단위 사이클(unit cycle)을 적어도 1회 이상 수행하되,
    상기 챔버의 압력을 제어하기 위해 상기 챔버의 펌핑 포트부에 설치된 쓰로틀 밸브의 개도율을 조절하며,
    상기 퍼지 단계의 적어도 일부 구간 동안의 쓰로틀 밸브의 개도율은 상기 소스가스 또는 상기 반응가스를 제공하는 구간 동안 상기 쓰로틀 밸브의 개도율 보다 더 크며,
    상기 기판 상에 상기 제 1 퍼지가스를 제공하는 퍼지 단계 및 상기 기판 상에 상기 제 2 퍼지가스를 제공하는 퍼지 단계는 상기 단위 사이클 내내 지속적으로 수행되는 것을 특징으로 하며,
    상기 소스가스 흡착 단계 후 상기 반응 단계 전에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간 동안 상기 쓰로틀 밸브의 개도율 및/또는 상기 반응 단계 후에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간 동안 상기 쓰로틀 밸브의 개도율은,
    상기 소스가스 또는 상기 반응가스를 제공하는 구간 동안 상기 쓰로틀 밸브의 개도율 보다 더 크며,
    상기 소스가스 흡착 단계 후 상기 반응 단계 전에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간의 적어도 일부 동안에 및/또는 상기 반응 단계 후에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간의 적어도 일부 동안에,
    상기 퍼지가스 외에 추가로 펄스퍼지가스를 상기 기판 상에 펄스 형태로 제공하는 펄스퍼지 단계;를 더 포함하는,
    박막 증착 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 소스가스 흡착 단계 후 상기 반응 단계 전에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간 동안 상기 챔버 내의 압력 및/또는 상기 반응 단계 후에 상기 소스가스 또는 상기 반응가스를 제공하지 않는 구간 동안 상기 챔버 내의 압력은,
    상기 소스가스 또는 상기 반응가스를 제공하는 구간 동안 상기 챔버 내의 압력 보다 더 낮은 것을 특징으로 하는,
    박막 증착 방법.
  6. 제 1 항에 있어서,
    상기 소스가스는 티타늄(Ti), 탄탈륨(Ta) 및 텅스텐(W) 중에서 선택된 적어도 어느 하나를 함유하며, 상기 반응가스는 질소(N)를 함유하되, 상기 박막은 질화막인 것을 특징으로 하는,
    박막 증착 방법.
  7. 제 1 항에 있어서,
    상기 소스가스는 알루미늄(Al), 지르코늄(Zr) 및 실리콘(Si) 중에서 선택된 적어도 어느 하나를 함유하며, 상기 반응가스는 산소(O)를 함유하되, 상기 박막은 산화막인 것을 특징으로 하는,
    박막 증착 방법.
KR1020170177295A 2017-12-21 2017-12-21 박막 증착 방법 KR102283500B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170177295A KR102283500B1 (ko) 2017-12-21 2017-12-21 박막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170177295A KR102283500B1 (ko) 2017-12-21 2017-12-21 박막 증착 방법

Publications (2)

Publication Number Publication Date
KR20190075586A KR20190075586A (ko) 2019-07-01
KR102283500B1 true KR102283500B1 (ko) 2021-07-29

Family

ID=67255348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170177295A KR102283500B1 (ko) 2017-12-21 2017-12-21 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR102283500B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434493B1 (ko) * 2001-10-05 2004-06-05 삼성전자주식회사 원자층 증착 장치 및 그 구동 방법
KR100496906B1 (ko) 2002-10-21 2005-06-28 주식회사 아이피에스 Ａｌｄ 박막증착장치
KR100518560B1 (ko) * 2003-03-04 2005-10-04 삼성전자주식회사 원자층 증착법을 이용한 박막 형성방법
EP1613792B1 (en) * 2003-03-14 2014-01-01 Genus, Inc. Methods and apparatus for atomic layer deposition
KR100829821B1 (ko) * 2006-10-25 2008-05-19 주식회사 아이피에스 박막 증착 방법
US9611544B2 (en) * 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition

Also Published As

Publication number Publication date
KR20190075586A (ko) 2019-07-01

Similar Documents

Publication Publication Date Title
KR102133625B1 (ko) 텅스텐 막의 성막 방법
KR101892344B1 (ko) 금속막의 성막 방법
KR101850201B1 (ko) 텅스텐막의 성막 방법
KR101263856B1 (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
TW202119494A (zh) 基板處理方法
JP7076956B2 (ja) 半導体装置の製造方法及び半導体装置の製造設備
US20010029891A1 (en) Apparatus and method for forming ultra-thin film of semiconductor device
KR101977460B1 (ko) 텅스텐막의 성막 방법 및 기억 매체
WO2015080058A1 (ja) タングステン膜の成膜方法
JP2016145409A (ja) タングステン膜の成膜方法
TWI790265B (zh) 改良之金屬接觸定位結構
TW201702417A (zh) 經由原子層沉積(ald)循環之選擇性沉積金屬矽化物的方法
US20060128127A1 (en) Method of depositing a metal compound layer and apparatus for depositing a metal compound layer
KR20060010758A (ko) 트랜지언트 강화 원자층 증착
JPWO2007020874A1 (ja) 薄膜形成方法および半導体デバイスの製造方法
CN107863289B (zh) 半导体装置的制造方法、基板处理装置和存储介质
JP2019062142A (ja) 選択成膜方法および半導体装置の製造方法
KR102339675B1 (ko) 갭 피처들의 ald 증착 프로파일 튜닝을 위한 첨가제
KR102283500B1 (ko) 박막 증착 방법
KR102269347B1 (ko) 박막 증착 방법
US10559578B2 (en) Deposition of cobalt films with high deposition rate
JP6946463B2 (ja) ワードライン抵抗を低下させる方法
CN111146064A (zh) 基底处理方法
KR102475843B1 (ko) 박막 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)