KR100668875B1 - 반도체 소자의 미세 패턴 형성방법 - Google Patents

반도체 소자의 미세 패턴 형성방법 Download PDF

Info

Publication number
KR100668875B1
KR100668875B1 KR1020060010407A KR20060010407A KR100668875B1 KR 100668875 B1 KR100668875 B1 KR 100668875B1 KR 1020060010407 A KR1020060010407 A KR 1020060010407A KR 20060010407 A KR20060010407 A KR 20060010407A KR 100668875 B1 KR100668875 B1 KR 100668875B1
Authority
KR
South Korea
Prior art keywords
amorphous carbon
carbon film
film
etching
pattern
Prior art date
Application number
KR1020060010407A
Other languages
English (en)
Inventor
신동선
송석표
안상태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060010407A priority Critical patent/KR100668875B1/ko
Application granted granted Critical
Publication of KR100668875B1 publication Critical patent/KR100668875B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 미세 패턴 형성방법을 개시한다. 개시된 본 발명의 방법은, 단차진 하부막이 형성된 반도체기판을 마련하는 단계와, 상기 단차진 하부막 상에 제1비정질 카본막을 증착하는 단계와, 상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계와, 상기 일부 두께가 식각된 제1비정질 카본막을 포함한 기판 전면 상에 제2비정질 카본막을 증착하는 단계와, 상기 제2비정질 카본막 상에 미세 패턴 형성 영역을 가리는 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 식각장벽으로 이용해서 제2비정질 카본막 및 제1비정질 카본막을 식각하여 상기 제2비정질 카본막 및 제1비정질 카본막으로 이루어진 하드마스크 패턴을 형성하는 단계 및 상기 마스크 패턴을 포함해서 상기 하드마스크 패턴을 식각장벽으로 이용해서 단차진 하부막을 식각하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법을 제공한다.

Description

반도체 소자의 미세 패턴 형성방법{Method for forming fine patterns in semiconductor device}
도 1 내지 도 4은 본 발명에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 반도체기판 20: 단차진 하부막
30a: 제1비정질 카본막 30b: 제2비정질 카본막
30: 비정질 카본막 40: 반사방지막
50: 마스크 패턴 H/M: 하드마스크 패턴
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 반도체 소자의 미세 패턴 형성방법에 관한 것이다.
최근 개발되고 있는 소자의 디자인 룰(design rule)이 감소됨에 따라, 초고집적 반도체 소자의 패턴 형성을 위한 하드마스크막으로서 비정질 탄소막(armorphous carbon film)이 개발되고 있다.
특히, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 형성하는 비정질 탄소막은 회전 도포(spin coating) 방식의 비정질 탄소막과는 달리 하부막의 패턴 굴곡(topology) 상에서 그 증착 두께 균일도가 일정하여 후속 식각 타겟(target)을 설정하기가 용이할 뿐만 아니라 식각장벽(etching barrier)막으로서의 특성이 우수한 장점이 있다.
그러나, 상기와 같은 PECVD 방식에 따라 형성된 비정질 탄소막은 하부 패턴에 큰 단차가 있을 경우에는 단차 피복성(step coverage)이 불량하여 단차진 하부 패턴의 구석 부위에는 증착이 불량하게 되거나, 또는, 증착이 되지 않고 단절되는 단점이 있다. 이렇게, 하드마스막으로 사용되는 비정질 탄소막의 피복성이 불량하여 오버행(overhang) 또는 막의 단절현상이 발생하게 되면, 하드마스크막 상에 증착되는 반사방지막(anti-reflective coating film)의 피복성도 불량하게 되어 크랙(crack)이나 필링(peeling)이 쉽게 발생하게 된다.
이와 같이, 비정질 탄소막의 피복성 불량에 기인하여 그 상부에 형성되는 반사방지막의 크랙 현상이나 필링 현상이 발생하게 되면, 다음과 같은 패턴 불량 현상이 발생하게 된다.
먼저, 반사방지막과 하드마스크막의 식각을 위한 감광막 패턴의 형성이 불량하게 형성되며, 반사방지막 식각시 분리되고 조각화하여 웨이퍼 전면에 확산되는 문제점이 발생한다.
또한, 후속 하부막 식각을 위해서 일반적으로 사용하는 O2 에슁(ashing) 방법으로 감광막 패턴을 제거할 경우에 반사방지막에 발생된 크랙이나 필링으로 인해 노출된 비정질 탄소막도 부분적으로 제거되어 후속 패턴 형성이 심하게 불량해지는 문제점이 발생한다.
게다가, 감광막 패턴 재작업(re-work)을 위한 감광막 패턴 제거시, 반사방지막 및 하드마스크막도 부분적으로 어택(attack)을 받게되어, 이로 인해, 감광막패턴 재작업시 반사방지막 및 하드마스막까지 모두 제거한 후에, 다시 하드마스크막과 반사방지막을 재 증착하고 감광막 패턴을 재 형성시켜햐 하는 매우 복잡한 공정을 가져오게 된다.
결과적으로, 하드마스크막으로 비정질탄소막을 사용하는 경우는, 상기와 같은 문제점들로 인해, 감광막 패턴 재 형성시 생산성 저하로 공정 시간과 공정 단가가 상승하는 문제점을 가져오게 된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 하드마스크막인 비정질 탄소막의 단차 피복성을 향상시킬 수 있는 반도체 소자의 미세패턴 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 단차진 하부막이 형성된 반도체기판을 마련하는 단계; 상기 단차진 하부막 상에 제1비정질 카본막을 증착하는 단계; 상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계; 상기 일부 두께가 식각된 제1비정질 카본막을 포함한 기판 전면 상에 제2비정질 카본막을 증착하는 단계; 상기 제2비정질 카본막 상에 미세 패턴 형성 영역을 가리는 마스크 패 턴을 형성하는 단계; 상기 마스크 패턴을 식각장벽으로 이용해서 제2비정질 카본막 및 제1비정질 카본막을 식각하여 상기 제2비정질 카본막 및 제1비정질 카본막으로 이루어진 하드마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴을 포함해서 상기 하드마스크 패턴을 식각장벽으로 이용해서 단차진 하부막을 식각하는 단계;를 포함하는 반도체 소자의 미세 패턴 형성방법을 제공한다.
여기서, 상기 하드마스크용 제2비정질 카본막을 증착하는 단계 후, 그리고, 상기 마스크 패턴을 형성하는 단계 전, 상기 하드마스크용 제2비정질 카본막 상에 반사방지막을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.
상기 제1 및 제2비정질 카본막은 PECVD 방식으로 형성하는 것을 특징으로 한다.
상기 제1비정질 카본막을 증착하는 단계와 상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계 및 상기 제2비정질 카본막을 증착하는 단계는 하나의 챔버 내에서 인-시튜로 수행하거나, 또는 여러개의 챔버 내에서 익스-시튜로 수행하는 것을 특징으로 한다.
상기 제1비정질 카본막을 증착하는 단계와 상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계 및 상기 제2비정질 카본막을 증착하는 단계는 1회로 수행하거나, 또는 수회 반복적으로 수행하는 것을 특징으로 한다.
상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계는 N2와O2의 혼합가스 또는, N2와H2의 혼합가스로 발생된 플라즈마를 이용해서 수행하는 것을 특징으로 한다.
상기 N2와 O2의 혼합가스는 10:1∼100:1의 유량비를 갖는 것을 특징으로 한다.
상기 O2 가스는 2∼10sccm의 유량을 갖는 것을 특징으로 한다.
상기 N2와 H2의 혼합가스는 5:1∼50:1의 유량비를 갖는 것을 특징으로 한다.
상기 H2 가스는 10∼50sccm의 유량을 갖는 것을 특징으로 한다.
상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계는 N2 대신에 Ar, He 및 NH3로 구성된 그룹으로부터 선택되는 어느 하나의 가스를 이용해서 수행하는 것을 특징으로 한다.
상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계는 압력을 0.01∼1Torr로 하여 수행하는 것을 특징으로 한다.
상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계는 RF 파워를 300∼2000Ｗ로 하여 수행하는 것을 특징으로 한다.
상기 마스크 패턴은 감광막 패턴인 것을 특징으로 한다.
상기 마스크 패턴을 포함해서 상기 하드마스크 패턴을 식각 장벽으로 이용해서 단차진 하부막을 식각하는 단계 후, 상기 잔류된 마스크 패턴 및 하드마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
상기 반사방지막은 PECVD 또는 LPCVD 방식에 따라 SiO2, Si3N4, SiON 및 a-Si으로 구성된 그룹으로 선택되는 어느 하나의 막으로 형성하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 미세 패턴 형성방법에 관한 것으로, 단차진 하부막 상에 하드마스크용 비정질 카본막을 형성한 후, 상기 비정질 카본막 상에 반사방지막을 형성한다. 그런다음, 상기 반사방지막과 비정질 카본막 및 단차진 하부막을 식각하여 미세 패턴을 형성한다.
여기서, 상기 비정질 카본막의 형성은 상기 단차진 하부막 상에 1차로 비정질 카본막을 증착한 후, 이를 일부 두께 식각한다. 그런다음, 상기 일부 두께 식각된 비정질 카본막 상에 다시 2차로 비정질 카본막을 증착한다.
이렇게 하면, 후속 반사방지막의 단차 피복성이 좋아지게 되어, 결과적으로, 후속 미세 패턴 형성 공정을 용이하게 수행할 수 있다.
자세하게, 도 1 내지 도 4는 본 발명에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1을 참조하면, 단차진 하부막(20)이 형성된 반도체기판(10)을 마련한다. 그런다음, 상기 단차진 하부막(20) 상에 하드마스크막을 형성하기 위해, 먼저, 제1비정질 카본막(30a)을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 증착한다. 그런다음, 상기 제1비정질 카본막(30a)의 일부 두께를 압력을 0.01∼1Torr로 하고, RF 파워를 300∼2000Ｗ로 하면서 전면 식각(etch)하여, 상기 제1비정질 카본막(30a)의 오버행(overhang)을 완화시킨다.
여기서, 상기 제1비정질 카본막(30a)의 식각은 N2와O2의 혼합가스 또는, N2 와H2의 혼합가스로 발생된 플라즈마(plasma)를 이용해서 수행한다.
이때, 상기 N2와 O2의 혼합가스로 발생된 플라즈마를 이용해서 제1비정질 카본막을 식각하는 경우에는, 상기 N2와O2의 혼합가스는 10:1∼100:1의 유량비를 갖으며, 상기 O2 가스는 2∼10sccm의 유량을 갖도록 한다.
반면, 상기 N2와H2의 혼합가스로 발생된 플라즈마를 이용해서 제1비정질 카본막을 식각하는 경우에는, 상기 N2와 H2의 혼합가스는 5:1∼50:1의 유량비를 갖으며, 상기 H2 가스는 10∼50sccm의 유량을 갖도록 한다.
아울러, 상기 N2 가스 대신에 Ar 또는 He 또는 NH3 중에서 하나의 가스를 이용해서 수행한다.
이하에서는 N2와O2의 혼합가스 화학 반응식과 N2와H2의 혼합가스 화학 반응식을 기재한다.
C(s)+2O+(p)->CO2(g), C(s)+O2 +(p)->CO2(g), C(s)+O+(p)->CO(g)
C(s)+4H+(p)->CH4(g), C(s)+2H2 +(p)->CH4(g), 2C(s)+6H+(p)->C2H6(g)
여기서, 본 발명은 상기 제1비정질 카본막(30a)을 증착한 후, 이를 일부 두께 식각함으로서, 후속 제2비정질 카본막의 증착시 단차 피복성이 좋아지게 한다. 이로 인해, 후속 공정을 용이하게 수행할 수 있는 잇점이 있다.
도 2를 참조하면, 상기 일부 두께가 식각된 제1비정질 카본막(30a)을 포함한 기판 전면 상에 제2비정질 카본막(30b)을 PECVD(Plasma Enhanced Chemical Vapor Deposition)으로 증착하여 제1비정질 카본막(30a)과 제2비정질 카본막(30b)으로 이루어진 하드마스크용 비정질 카본막(30)을 형성한다.
여기서, 상기 비정질 카본막(30)의 형성은 상기 제1비정질 카본막(30a)의 증착과 상기 제1비정질 카본막(30a)의 일부 두께 식각 및 상기 제2비정질 카본막(30b)의 증착을 1회 수행하거나, 또는 수회 반복적으로 수행한다.
또한, 상기 제1비정질 카본막(30a)의 증착과 상기 제1비정질 카본막(30a)의 일부 두께를 식각 및 상기 제2비정질 카본막(30b)의 증착은 하나의 챔버(chamber) 내에서 인-시튜(in-situ)로 수행하거나, 또는 여러개의 챔버 내에서 익스-시튜(ex-situ)로 수행한다.
여기서, 본 발명은 하드마스크용 비정질 카본막(30)을 증착-식각-증착을 반복적으로 수행하여 형성함으로서, 후속 반사방지막의 증착시 피복성을 좋게 할 수 있다. 결과적으로, 본 발명은 종래의 불량한 단차 피복성의 비정질 카본막으로 인해 발생되는 문제점들을 방지할 수 있다.
도 3을 참조하면, 상기 제2비정질 카본막(30b) 상에 반사방지막(40)을 증착한다. 여기서, 상기 반사방지막(40)은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition) 방식에 따라 SiO2 또는 Si3N4 또는 SiON 또는 a-Si을 사용하여 증착한다.
그런다음, 상기 반사방지막(40) 상에 감광막을 도포한 후, 이를 노광 및 현상하여 미세 패턴 형성 영역을 가리는 감광막 패턴, 즉, 마스크 패턴(50)을 형성한다.
도 4를 참조하면, 상기 마스크 패턴(50)을 식각장벽으로 이용해서 반사방지막(40)과 제2비정질 카본막(30b) 및 제1비정질 카본막(30a)을 식각하여 상기 제1비정질 카본막(30a) 및 제2비정질 카본막(30b)으로 이루어진 하드마스크 패턴(H/M)을 형성한다.
전술한 바와 같이, 본 발명은 하드마스크용 비정질 카본막(30)의 형성을 증착-식각-증착 방식으로 1회 또는 수회 반복적으로 수행하여 형성함으로서, 상기 비정질 카본막의 단절 현상을 방지할 수 있다. 이로 인해, 반사방지막의 단차 피복성도 향상되어 종래의 크랙 및 필링 현상을 방지할 수 있다. 그러므로, 후속 마스크 패턴을 형성하기 위한 감광막 패턴 재 작업(re-work)시, 상기 감광막 패턴 재 형성 작업만으로 가능하게 되어 공정이 매우 단순화되고 공정 시간이 단축되는 등 생산성이 향상될 수 있다.
결과적으로, 본 발명은 신뢰성있는 미세 패턴 형성이 가능하며, 소자의 수율 향상과 제조 단가의 감소 효과를 얻을 수 있다.
이후, 도시하지는 않았으나, 상기 마스크패턴 및 반사방지막을 포함해서 상기 하드마스크 패턴(H/M)을 식각장벽으로 이용해서 상기 단차진 하부막을 식각하고 나서, 잔류된 마스크 패턴과 잔류된 반사방지막 및 하드마스크 패턴을 제거하여 본 발명에 따른 반도체 소자의 미세 패턴을 형성한다.
한편, 본 발명의 실시예에서는, 미세 패턴을 형성하기 위해 마스크 패턴 및 반사방지막을 포함해서 하드마스크 패턴을 식각장벽으로 이용해서 단차진 하부막을 식각하였으나, 아래와 같은 다른 방법으로 미세 패턴을 형성할 수 있다.
도시하지는 않았으나, 상기 마스크 패턴을 식각장벽으로 이용해서 반사방지막을 식각한 후, 상기 마스크 패턴을 제거하고 나서, 상기 식각된 반사방지막을 식각장벽으로 이용해서 상기 제2비정질 카본막과 제1비정질 카본막을 식각하여 상기 제1비정질 카본막 및 제2비정질 카본막으로 이루어진 하드마스크 패턴을 형성한다.
그런다음, 상기 반사방지막을 제거하고 나서, 상기 하드마스크 패턴을 식각장벽으로 이용해서 상기 단차진 하부막을 식각하여 본 발명의 또 따른 반도체 소자의 미세 패턴을 형성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 하드마스크용 비정질 카본막의 형성을 증착-식각-증착 방식으로 1회 또는 수회 반복적으로 수행하여 형성함으로서, 상기 비정질 카본막의 단절 현상을 방지할 수 있다. 이로 인해, 반사방지막의 단차 피복성이 향상되어, 결과적으로 신뢰성있는 미세 패턴을 형성할 수 있다.
또한, 본 발명은 소자의 성능을 향상시킬 수 있게 되어 소자의 수율 증대 뿐만 아니라 공정 단가 및 공정 시간을 감소시킬 수 있는 효과를 얻을 수 있다.

Claims (16)

  1. 단차진 하부막이 형성된 반도체기판을 마련하는 단계;
    상기 단차진 하부막 상에 하드마스크용 제1비정질 카본막을 증착하는 단계;
    상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계;
    상기 일부 두께가 식각된 제1비정질 카본막을 포함한 기판 전면 상에 하드마스크용 제2비정질 카본막을 증착하는 단계;
    상기 제2비정질 카본막 상에 미세 패턴 형성 영역을 가리는 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각장벽으로 이용해서 제2비정질 카본막 및 제1비정질 카본막을 식각하여 상기 제2비정질 카본막 및 제1비정질 카본막으로 이루어진 하드마스크 패턴을 형성하는 단계; 및
    상기 마스크 패턴을 포함해서 상기 하드마스크 패턴을 식각장벽으로 이용해서 단차진 하부막을 식각하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 하드마스크용 제2비정질 카본막을 증착하는 단계 후, 그리고, 상기 마스크 패턴을 형성하는 단계 전, 상기 하드마스크용 제2비정질 카본막 상에 반사방지막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패 턴 형성방법.
  3. 제 1 항에 있어서,
    상기 제1 및 제2비정질 카본막은 PECVD 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  4. 제 1 항에 있어서,
    상기 제1비정질 카본막을 증착하는 단계와 상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계 및 상기 제2비정질 카본막을 증착하는 단계는 하나의 챔버 내에서 인-시튜로 수행하거나, 또는 여러개의 챔버 내에서 익스-시튜로 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  5. 제 1 항에 있어서,
    상기 제1비정질 카본막을 증착하는 단계와 상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계 및 상기 제2비정질 카본막을 증착하는 단계는 1회로 수행하거나, 또는 수회 반복적으로 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  6. 제 1 항에 있어서,
    상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계는 N2와O2의 혼합 가스 또는, N2와H2의 혼합가스로 발생된 플라즈마를 이용해서 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  7. 제 6 항에 있어서,
    상기 N2와 O2의 혼합가스는 10:1∼100:1의 유량비를 갖는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  8. 제 7 항에 있어서,
    상기 O2 가스는 2∼10sccm의 유량을 갖는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  9. 제 6 항에 있어서,
    상기 N2와 H2의 혼합가스는 5:1∼50:1의 유량비를 갖는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  10. 제 9 항에 있어서,
    상기 H2 가스는 10∼50sccm의 유량을 갖는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  11. 제 6 항에 있어서,
    상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계는 N2 대신에 Ar, He 및 NH3로 구성된 그룹으로부터 선택되는 어느 하나의 가스를 이용해서 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  12. 제 1 항에 있어서,
    상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계는 압력을 0.01∼1Torr로 하여 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  13. 제 1 항에 있어서,
    상기 제1비정질 카본막의 일부 두께를 전면 식각하는 단계는 RF 파워를 300∼2000Ｗ로 하여 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  14. 제 1 항에 있어서,
    상기 마스크 패턴은 감광막 패턴인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  15. 제 1 항에 있어서,
    상기 마스크 패턴을 포함해서 상기 하드마스크 패턴을 식각 장벽으로 이용해서 단차진 하부막을 식각하는 단계 후, 상기 잔류된 마스크 패턴 및 하드마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  16. 제 2 항에 있어서,
    상기 반사방지막은 PECVD 또는 LPCVD 방식에 따라 SiO2, Si3N4, SiON 및 a-Si으로 구성된 그룹으로 선택되는 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
KR1020060010407A 2006-02-03 2006-02-03 반도체 소자의 미세 패턴 형성방법 KR100668875B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060010407A KR100668875B1 (ko) 2006-02-03 2006-02-03 반도체 소자의 미세 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060010407A KR100668875B1 (ko) 2006-02-03 2006-02-03 반도체 소자의 미세 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR100668875B1 true KR100668875B1 (ko) 2007-01-16

Family

ID=38013752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060010407A KR100668875B1 (ko) 2006-02-03 2006-02-03 반도체 소자의 미세 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100668875B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330516B1 (ko) 2012-04-24 2013-11-18 주식회사 테스 비정질 탄소막의 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330516B1 (ko) 2012-04-24 2013-11-18 주식회사 테스 비정질 탄소막의 형성방법

Similar Documents

Publication Publication Date Title
US9922839B2 (en) Low roughness EUV lithography
KR20110115101A (ko) 반도체 소자의 미세 패턴 형성 방법
US7635649B2 (en) Method for manufacturing semiconductor device
US20050181604A1 (en) Method for structuring metal by means of a carbon mask
CN108206131B (zh) 半导体结构以及半导体结构的形成方法
TW201841221A (zh) 用以降低微影瑕疵之方法與圖案轉移之方法
JP2005045053A (ja) 半導体装置の製造方法
TW201923834A (zh) 半導體結構的形成方法
CN110676157A (zh) 利用氧化物和TiN实现自对准四重图形技术工艺设计的优化
KR100668875B1 (ko) 반도체 소자의 미세 패턴 형성방법
CN101169600A (zh) 半导体制造中去除钛或氮化钛层上的光刻胶的方法
KR100862315B1 (ko) 마스크 리워크 방법
JPH05283374A (ja) ドライエッチング方法
KR100800165B1 (ko) 반도체 소자의 제조방법
US10546756B2 (en) Method for generating vertical profiles in organic layer etches
KR100856614B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법 및 그 구조
JP2021028959A (ja) エッチング方法及び基板処理装置
KR20090124097A (ko) 반도체 소자의 패턴 형성 방법
KR20090067596A (ko) 반도체 소자 제조 방법
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
KR20090067607A (ko) 반도체 소자의 미세패턴 형성방법
KR100652285B1 (ko) 포토레지스트 잔여물 제거 방법
US20070231746A1 (en) Treating carbon containing layers in patterning stacks
KR100728993B1 (ko) 반도체 소자의 제조방법
KR100548564B1 (ko) 비트 라인 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee