JPH06104171A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06104171A
JPH06104171A JP24903892A JP24903892A JPH06104171A JP H06104171 A JPH06104171 A JP H06104171A JP 24903892 A JP24903892 A JP 24903892A JP 24903892 A JP24903892 A JP 24903892A JP H06104171 A JPH06104171 A JP H06104171A
Authority
JP
Japan
Prior art keywords
thin film
resist
resist pattern
layer
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24903892A
Other languages
English (en)
Other versions
JPH06105686B2 (ja
Inventor
Kimihiro Sato
公博 佐藤
Akihiro Nakasogi
晃弘 中枌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Japan Ltd
Original Assignee
IBM Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Japan Ltd filed Critical IBM Japan Ltd
Priority to JP24903892A priority Critical patent/JPH06105686B2/ja
Publication of JPH06104171A publication Critical patent/JPH06104171A/ja
Publication of JPH06105686B2 publication Critical patent/JPH06105686B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 エッチング用のレジストパターンの段差また
は凹部の垂壁に、順テーパー、または順傾斜を、レジス
トパターンの寸法を制御しながら設ける。このレジスト
パターンの形状を被加工層にエッチングにより転写し
て、被加工層上に積層される層の段差切れを防止するこ
とにより、半導体装置の微細加工の製造効率を高めるこ
と。 【構成】 段差または凹部に垂壁を有するレジストパタ
ーンを硬化した後、全面に薄膜レジスト層を付着し、一
括露光する。レジストパターンの垂壁部分以外の薄膜レ
ジスト層が露光されて、そして現像されて除去される。
その後に垂壁部分の薄膜レジスト層を加熱再フロー化し
て、エッチング用のレジストパターンの垂壁を順テーパ
ー、又は順傾斜を有する側壁にする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置の製造
法、特に、半導体製造過程におけるドライエッチング処
理時のマスクとなるレジストパターンの製法に関するも
のである。
【0002】
【従来の技術】半導体装置の集積度を上げるために、レ
ジストマスクパターンを被加工膜又は被加工層に垂直に
転写する異方性ドライエッチングが広く用いられてい
る。垂直な断面形状は高集積化に適しているが、段差部
が急峻な直角となり後工程で付着されるの配線等の段差
切れを招きやすい。このため、加工断面形状を順テーパ
ーにするために、レジストを熱処理により再フロー化
(再流動化)してレジスト断面に順テーパーを持たせ、
この順テーパーを被加工膜又は被加工層にドライエッチ
ングで転写する方法が用いられてきた。
【0003】しかしながら、このような加熱再フロー処
理では再フローのされ方がレジストの平面形状により違
いが出てくる。すなわち、平面面積の大きな部分では再
フロー効果が大きく、混みあった微細パターンでは小さ
く、全体の寸法制御が難しい。このような問題点を解決
するための従来例として、特開昭62−24628号に
示されるものがある。この従来例は垂直側面の開口部周
辺を除いた部分をあらかじめ露光して硬化させておき、
熱処理する際に開口部周辺のみが再フロー化し、垂壁断
面に順テーパーを形成する。しかし、この従来例では、
ホトマスクに開口部周辺を露光しないための遮光マスク
を必要とし、微細なパターン加工には適しない。
【0004】さらに、別の従来例としてIBM TDB
Vol.30 No.5 p.371及びIBM T
DB Vol.32 No.4A pp.149−15
2に示されるものがある。前者に示されるものはホトレ
ジスト層を露光後に再フロー化することにより、ホトレ
ジスト層の垂壁の傾斜を制御することを開示している。
後者は、再フロー化処理の際にホトレジスト層が下面の
凹凸の影響を受けてパターンの移動を生じることを防ぐ
ため、ホトレジスト層を2層化して下層に再フロー化し
ないホトレジスト層を設けている。これらに開示される
内容は、いずれも再フロー化されるホトレジスト層の平
面部分が大きい場合と小さい場合では、再フロー化によ
る開口垂壁の傾斜の大きさに差異を生じる。したがっ
て、従来技術の問題点を解決していない。
【0005】さらに、別の従来例として特開平2−27
3916号に示されるものがある。この従来例に開示さ
れるものはホトレジストの再フロー化に伴う側面の形状
変化の大小を解決するものではないが、パターン感光の
際にホトレジストの側面に生ずる光波長に起因した凹凸
をなくすため、その側面に低粘度のレジスト層を付着す
ることが開示されている。この従来技術には垂壁に順テ
ーパーを再フロー化で形成することの示唆がない。
【0006】
【発明が解決しようとする課題】この発明は、加熱によ
る再フロー効果がレジストパターンに依存せずに一定に
なるようなレジストマスクを形成することを目的とす
る。この発明は、微細な加工パターンに適し、かつ加工
パターンの垂壁縁部の断面形状にその上に被着される配
線パターン等の断差切れを引き起こさない程度の順テー
パー又は順傾斜を形成するレジストパターンの製法を提
供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、この発明の方法は以下の(A)〜(E)の工程から
構成される。 (A)垂直な側壁の段差または凹部を持つレジストパタ
ーンを被加工面上に形成する。 (B)レジストパターンを再フロー化しないように硬化
する。 (C)レジストパターン全面に低粘度レジストを塗布し
て段差または凹部形状に沿った薄膜レジスト層を形成す
る。 (D)垂直方向に一括露光を行い薄膜レジスト層を感光
させる。この時、露光量を調整してレジストパターン垂
壁上の薄膜レジスト層の大部分は感光しないようにす
る。 (E)薄膜レジスト層を現像してレジストパターンの垂
壁上の薄膜レジスト層のみを残して除去する。 (F)残された薄膜レジスト層を加熱再フロー化して、
レジストパターンの垂壁に順テーパーまたは順傾斜を付
け加える。
【0008】
【作用】このようにして形成された薄膜レジスト層に熱
処理を加えて再フロー化しても、硬化されたレジストパ
ターンは影響を受けず、垂壁上の薄膜レジスト層のみが
再フローされ安定した順テーパーの断面形状が得られ
る。再フロー化される部分が垂壁の薄膜レジスト層に限
られるため、再フローによるパターンの形状変化はレジ
ストパターンの平面形状の大きさに依存しなくなり、パ
ターンの寸法制御が容易になる。さらに、レジストパタ
ーンの段差又は凹部の垂壁に薄膜レジスト層を自己整合
的に高精度に付着できるので微細パターン加工にこの発
明の方法は適用できる。エッチング加工後の被加工面上
に被着される配線等の段差切れを防ぐことができる。
【0009】
【実施例】以下、この発明の一実施例について添付図面
を参照して説明する。第1図(a)〜(f)は、この発
明の一実施例によるレジストパターンの成形方法を示す
工程断面図である。 (a)まず、従来の工程を行ってレジストパターン1を
被加工面2上に形成する。このレジストパターン1は被
加工面2にドライエッチングによる微細加工を行う際に
エッチングマスクの一部構成するものである。レジスト
材料は例えば通常のポジタイプレジストであってよい。
被加工面2の全面に塗布されたレジスト材料層に縮小投
影露光装置(Gライン(水銀輝線)・ステッパー)で露
光しその後現像してレジストパターン1を得る。この工
程は従来技術と同じであるのでこれ以上説明しない。レ
ジストパターン1は、平面部3と平面部3に対して実質
的に直角で垂直な側壁(垂壁)4を持つた段差または凹
部5を有する。例として、このレジストパターン1内の
最小パターン間隔Lは1ミクロン程度であり、最大パタ
ーン間隔Mは100ミクロン程度である。レジストパタ
ーン1の厚みは1ミクロンである。
【0010】(b)レジストパターン1の耐熱性を上げ
て加熱しても再フローをしないようにするために加熱型
遠紫外光硬化等によりレジストパターン1を硬化する。
この遠紫外光の波長域は例えば1500乃至3000オ
ングストロームで2分間の基板加熱型照射である。こう
して、このレジストパターン1は熱にも光にも反応しな
くなる硬化レジストパターン6になる。
【0011】(c)低粘度レジストによる薄膜レジスト
層7を硬化レジストパターン6の全面に厚さ約0.1ミ
クロンで一様に塗布する。低粘度レジストとしては例え
ば(a)のレジスト材料を溶剤で数倍に希釈したものを
用いる。硬化レジストパターン6は硬化処理が終わって
いるために全面に塗布される薄膜レジスト層7の溶剤に
浸かされることはない。低粘度レジストのために硬化レ
ジストパターン6の形状に沿って被加工面2上も含み全
面に薄膜レジスト層7が塗布される。
【0012】(d)図中垂直方向の一括露光により薄膜
レジスト層7を感光させる。この感光に使う光は、G線
又はI線(水銀輝線)の平行光線を用いて10乃至50
ミリ秒間の照射である。このように調整された露光量に
より、硬化レジストパターン6の垂壁4上の薄膜レジス
ト層7は、光の進行方向に厚みをもっているためほとん
ど感光しない。ほかの部分、すなわち、硬化レジストパ
ターン6の平面部3上及び被加工面2上の薄膜レジスト
層7は、垂直方向に厚みをほとんどもたないため底面ま
で全部感光する。
【0013】(e)薄膜レジスト層7をアルカリ性の現
像液、例えば水酸化4メチルアンモニウム又は水酸化カ
リウムを用いて現像する。硬化レジストパターン6の垂
壁4上を除いて薄膜レジスト層7は感光しているので現
像液に溶解し、垂壁4上の薄膜レジスト層7のみが残
る。
【0014】(f)硬化レジストパターン6の垂壁4上
に残された薄膜レジスト層7は、軟化点約130゜Cま
で上昇することにより再フロー化されて、その形状が垂
れ下がった形8になり、垂壁4と一緒に順テーパーまた
は順傾斜のついた側面断面形状を形成する。この温度で
は硬化レジストパターン6は再フロー化することなく形
状を保つ。この薄膜レジスト層8の再フロー化後に工程
(b)と同様の硬化を行って、この再フロー化された薄
膜レジスト層8と硬化レジストパターン6がエッチング
マスク用の合成マスク9となる。この合成マスク9を用
いて下の被加工面2に異方性のドライエッチング加工を
することで、層8とパターン6の合成形状9が被加工面
2に転写される。この工程が図2に示される。
【0015】図2の(a)には、半導体基板10と、そ
の上に積層された被加工層2、例えば二酸化シリコンの
絶縁層11と、その上に図1の(f)で作られたエッチ
ング用のマスク9とが示されている。このマスク9を用
いて従来方法の異方性のドライエッチング、例えばイオ
ンエッチング、を絶縁層11に対して行ない、半導体基
板10上に通じる穴を絶縁層11に開ける。異方性ドラ
イエッチングを垂直方向に行うことで、絶縁層11にマ
スク9の形状が転写される。その後にマスク9を除去す
る(図2の(b))。
【0016】ドライエッチング加工された絶縁層11の
形状はマスク9の形状と同じで、その段差又は凹部12
の側壁13は、順テーパーまたは順傾斜が形成されてい
る。絶縁層11の凹部12により開口された半導体基板
10に電気的に接続するためのアルミニウムの配線層1
4が、従来方法により、絶縁層11の上及び凹部12内
に積層して付着される(図2の(c))。
【0017】絶縁層11の段差または凹部12の側壁は
順テーパーが形成されているので、その上に積層付着さ
れる配線層14の段差切れを防止することが出来る。な
お、図1の工程(f)で説明した薄膜レジスト層7の再
フロー化工程を省略してもよい。この場合は、図1の工
程(e)に示す再フロー化前の薄膜レジスト層7と硬化
レジストパターン6の組み合せを図2の工程(a)のエ
ッチング工程のマスクとして用いる。エッチング工程に
ともなう加熱で薄膜レジスト層7は再フロー化し、図1
の工程(f)に示すようにマスクパターンの垂壁に順傾
斜を形作る。従って、マスク6、7の下の被加工層2に
は、順傾斜の側壁パターンが転写され、結果として図2
の(b)に示すのと同じ形状が形成される。
【0018】
【発明の効果】以上のように本発明によれば、自己整合
型の薄膜レジスト層が硬化されたレジストパターンの凹
部または段差の垂壁に付着され、そして加熱再フロー処
理を経て、被加工層の側面に順テーパーの断面形状をも
ったパターンを形成するためのレジストパターンが製造
される。このため、レジストパターンの形状の制御が加
熱再フロー処理の際に容易で、被加工層の微細加工が可
能となる。この発明によるレジストパターンを用いれ
ば、半導体装置の多層構造での段差切れを抑制し、製造
効率を上げることができるという効果を有する。
【図面の簡単な説明】
【図1】この発明の一実施例によるレジストパターンを
形成する工程を示す断面図である。
【図2】この発明の一実施例により作られたレジストパ
ターンを用いて被加工層を加工しその上にさらに新たな
層を積層する半導体製造工程を示す断面図である。
【符号の説明】
1 レジストパターン 2 被加工面 3 平面部 4 垂壁 5 凹部 6 硬化レジストパターン 7 薄膜レジスト層 8 再フロー後の薄膜レジスト層 9 合成マスク 10 半導体基板 11 絶縁層 12 凹部 13 側壁 14 配線層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体装置の製造方法において、 実質的に垂直な垂壁を持つ段差または凹部を有するレジ
    ストパターンを被加工面上に形成し、 前記レジストパターンを硬化させ、 前記レジストパターンの全面に薄膜レジスト層を塗布
    し、 該薄膜レジスト層を垂直方向に露光して前記垂壁上の前
    記薄膜レジスト層のみを残して除去し、 残された前記薄膜レジスト層を加熱して再フロー化す
    る、ことを特徴とする半導体装置の製造方法。
  2. 【請求項2】前記レジストパターン及び前記垂壁上の再
    フロー化された前記薄膜レジスト層をエッチングマスク
    として用いて前記被加工面にドライエッチングを行うこ
    とを特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】前記残された薄膜レジスト層を加熱して再
    フロー化する工程を、前記被加工面にエッチングを行う
    際に同時に行うことを特徴とする請求項1記載の半導体
    装置の製造方法。
JP24903892A 1992-09-18 1992-09-18 半導体装置の製造方法 Expired - Lifetime JPH06105686B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24903892A JPH06105686B2 (ja) 1992-09-18 1992-09-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24903892A JPH06105686B2 (ja) 1992-09-18 1992-09-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06104171A true JPH06104171A (ja) 1994-04-15
JPH06105686B2 JPH06105686B2 (ja) 1994-12-21

Family

ID=17187081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24903892A Expired - Lifetime JPH06105686B2 (ja) 1992-09-18 1992-09-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06105686B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566040B1 (en) 1998-08-06 2003-05-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device and semiconductor device manufactured by the method
JP2012164895A (ja) * 2011-02-08 2012-08-30 Tokyo Electron Ltd マスクパターンの形成方法
DE102007001796B4 (de) * 2006-08-17 2012-12-13 Fujitsu Ltd. Verfahren zum Ausbilden von Resiststruktur und Herstellungsverfahren für eine Halbleitervorrichtung
US8945816B2 (en) 2006-08-17 2015-02-03 Fujitsu Limited Method for forming resist pattern, semiconductor device and production method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001287199A (ja) * 2000-02-03 2001-10-16 Sumitomo Metal Ind Ltd マイクロ構造体及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566040B1 (en) 1998-08-06 2003-05-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device and semiconductor device manufactured by the method
DE102007001796B4 (de) * 2006-08-17 2012-12-13 Fujitsu Ltd. Verfahren zum Ausbilden von Resiststruktur und Herstellungsverfahren für eine Halbleitervorrichtung
US8945816B2 (en) 2006-08-17 2015-02-03 Fujitsu Limited Method for forming resist pattern, semiconductor device and production method thereof
JP2012164895A (ja) * 2011-02-08 2012-08-30 Tokyo Electron Ltd マスクパターンの形成方法

Also Published As

Publication number Publication date
JPH06105686B2 (ja) 1994-12-21

Similar Documents

Publication Publication Date Title
EP0348962B1 (en) Fine pattern forming method
JPH06104171A (ja) 半導体装置の製造方法
JPH0458167B2 (ja)
JPH04348030A (ja) 傾斜エッチング法
KR100545185B1 (ko) 미세 콘택홀 형성 방법
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JP3120000B2 (ja) 基板の突状部の電極の形成方法
JPH0467333B2 (ja)
JPH11204414A (ja) パターン形成法
JP2001350269A (ja) 半田印刷用マスクの製造方法
KR900004967B1 (ko) 반도체 장치의 막식각방법
JPH0670954B2 (ja) 半導体装置の製造方法
JPH06349728A (ja) レジストパターンの形成方法
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
JPS647492B2 (ja)
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPS61156044A (ja) レジストステンシルマスクの製造方法
JP2000260765A (ja) 有機絶縁膜のパターン形成方法
KR100250265B1 (ko) 미세 패턴 형성 방법
CA1260627A (en) Lithographic image size reduction photomask
JPH06140297A (ja) レジスト塗布方法
KR100419971B1 (ko) 반도체소자 제조시의 패턴 형성을 위한 마스크 및 그 제조방법
JPS63316437A (ja) フォトレジストパタ−ンの形成方法
JPS62137831A (ja) 半導体装置の製造方法
JPH0737782A (ja) 有機薄膜の製造方法