CN102646576A - 具有细微图案的半导体元件的制备方法 - Google Patents

具有细微图案的半导体元件的制备方法 Download PDF

Info

Publication number
CN102646576A
CN102646576A CN2011100974293A CN201110097429A CN102646576A CN 102646576 A CN102646576 A CN 102646576A CN 2011100974293 A CN2011100974293 A CN 2011100974293A CN 201110097429 A CN201110097429 A CN 201110097429A CN 102646576 A CN102646576 A CN 102646576A
Authority
CN
China
Prior art keywords
photoresist layer
preparation
semiconductor element
element according
solvable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100974293A
Other languages
English (en)
Inventor
危明康
黄沛霖
王逸铭
曾盈崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102646576A publication Critical patent/CN102646576A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明的一实施例提供一种具有细微图案的半导体元件的制备方法，其包含下列步骤：提供一半导体基板；形成一第一光致抗蚀剂层于该半导体基板上；形成一第二光致抗蚀剂层于该第一光致抗蚀剂层上；以及进行一曝光工艺以改变该第一光致抗蚀剂层的至少一第一区域的状态并改变该第二光致抗蚀剂层的至少一第二区域的状态。公知双重图案化技术必须进行二次曝光工艺，需要非常精密的对位技术；相对地，本发明的实施例仅需要进行一次曝光工艺即可实现双重图案化技术，因此不需要精密的对位技术。

Description

具有细微图案的半导体元件的制备方法
技术领域
本发明涉及一种具有细微图案的半导体元件的制备方法，特别涉及一种具有细微图案的半导体元件的制备方法，其整合二层光致抗蚀剂层及一次曝光工艺。
背景技术
随着元件集成度增加，半导体工艺的光刻技术需要更高的解析度方可达到元件的精密度需求。光刻技术经常应用于半导体基板上制备电子元件或光电元件，通过光刻技术制备的光致抗蚀剂图案则作为蚀刻或离子注入的掩模。因此，元件集成度取决于光致抗蚀剂图案的细微程度。
增加解析度的方法之一是采用较短波长的光源，例如采用氟化氪(KrF)激光所产生的深紫外光(波长248纳米)或氟化氩(ArF)激光所产生深紫外光(波长193纳米)做为光刻曝光的光源。另一种增加解析度的方法是采用双重图案化(double patterning)技术，其通过第一曝光/蚀刻工艺在半导体基板上形成初步图案，再通过在初步图案上进行第二曝光/蚀刻工艺形成最终想要的图案。然而，双重图案化技术必须进行二次曝光工艺，需要非常精密的对位技术。
发明内容
为了解决现有技术存在的上述问题，本发明提供一种一种具有细微图案的半导体元件的制备方法，其整合二层光致抗蚀剂层及一次曝光工艺。
本发明的一实施例提供一种具有细微图案的半导体元件的制备方法，其包含下列步骤：提供一半导体基板；形成一第一光致抗蚀剂层于该半导体基板上；形成一第二光致抗蚀剂层于该第一光致抗蚀剂层上；以及进行一曝光工艺以改变该第一光致抗蚀剂层的至少一第一区域的状态并改变该第二光致抗蚀剂层的至少一第二区域的状态。
公知双重图案化技术必须进行二次曝光工艺，需要非常精密的对位技术；相对地，本发明的实施例仅需要进行一次曝光工艺即可实现双重图案化技术，因此不需要精密的对位技术。
上文已相当广泛地概述本发明的技术特征，以使下文的本发明详细描述得以获得较佳了解。构成本发明的专利保护范围标的的其它技术特征将描述于下文。本发明所属技术领域中普通技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中普通技术人员也应了解，这类等效建构无法脱离所附的权利要求所界定的本发明的精神和范围。
附图说明
通过参照前述说明及下列附图，本发明的技术特征得以获得完全了解。
图1为剖示图，其例示本发明一实施例的半导体基板；
图2例示本发明一实施例的曝光工艺；
图3为剖示图，其例示本发明一实施例的曝光光束的应用；
图4为剖示图，其例示本发明一实施例的第二光致抗蚀剂层的显影工艺；
图5及图6为剖示图，其例示本发明一实施例的第一光致抗蚀剂层的蚀刻工艺；以及
图7及图8为剖示图，其例示本发明一实施例的目标层的蚀刻工艺。
上述附图中的附图标记说明如下：
11半导体基板
13目标层
15孔洞
21第一光致抗蚀剂层
23第一区域
25其它区域
27开口
29开口
31第二光致抗蚀剂层
33第二区域
35其它区域
37开口
43间距
45间距
50光掩模
51透光基板
53遮光图案
60曝光光束
61波峰
63波谷
65临限强度
67临限强度
100半导体元件
具体实施方式
图1至图8例示本发明一实施例的具有细微图案的半导体元件100的制备方法。图1为剖示图，其例示本发明一实施例的半导体基板11。在本发明的一实施例中，首先在该半导体基板11(例如硅基板)上形成一目标层13(例如氧化物层)；之后，通过涂布工艺以形成一第一光致抗蚀剂层21于该目标层13上以及一第二光致抗蚀剂层31于该第一光致抗蚀剂层21上。在本发明的一实施例中，该第二光致抗蚀剂层31直接形成于该第一光致抗蚀剂层21上，也即该第一光致抗蚀剂层21及该第二光致抗蚀剂层31之间没有中间层。
图2例示本发明一实施例的曝光工艺。在本发明的一实施例中，该曝光工艺使用的光掩模50包含一透光基板51及遮光图案53，且光源的光线通过该光掩模50时形成一曝光光束60，其具有一弦波状的强度分布。在本发明的一实施例中，该曝光光束60包含一波峰61，其强度大于该第一光致抗蚀剂层21的临限强度65。在本发明的一实施例中，该曝光光束60包含一波谷63，其强度小于该第二光致抗蚀剂层31的临限强度67。
图3为剖示图，其例示本发明一实施例的曝光光束60的应用。在本发明的一实施例中，使用该曝光光束60对该第一光致抗蚀剂层21及该第二光致抗蚀剂层31进行曝光工艺。在本发明的一实施例中，该曝光光束60在该曝光工艺中改变该第一光致抗蚀剂层21的至少一第一区域23的状态并改变该第二光致抗蚀剂层31的至少一第二区域33的状态。在本发明的一实施例中，该第二光致抗蚀剂层31的至少一第二区域33覆盖该第一光致抗蚀剂层21的至少一第一区域23。
在本发明的一实施例中，该第二光致抗蚀剂层31为负光致抗蚀剂层，其在该曝光工艺之前对一预定显影液呈可溶状态。在本发明的一实施例中，该曝光光束60在该曝光工艺中将该第二光致抗蚀剂层31的第二区域33从对该预定显影液呈可溶状态转换成不可溶状态，而该第二光致抗蚀剂层31的其它区域35则仍保持对该预定显影液呈可溶状态。特而言之，该第二光致抗蚀剂层31的其它区域35在该曝光光束60的波谷63下方，其曝露的光剂量(强度)小于该第二光致抗蚀剂层31的临限强度67，因此该第二光致抗蚀剂层31的其它区域35仍保持对该预定显影液呈可溶状态。相对地，该第二光致抗蚀剂层31的第二区域33并非在该曝光光束60的波谷63下方，其曝露的光剂量(强度)大于该第二光致抗蚀剂层31的临限强度67，因此该第二光致抗蚀剂层31的第二区域33从对该预定显影液呈可溶状态转换成不可溶状态。
在本发明的一实施例中，该第一光致抗蚀剂层21为正光致抗蚀剂层，其在该曝光工艺之前对一预定显影液呈不可溶状态。在本发明的一实施例中，该曝光光束60在该曝光工艺中将该第一光致抗蚀剂层21的第一区域23从对该预定显影液呈不可溶状态转换成可溶状态，而该第一光致抗蚀剂层21的其它区域25则仍保持对该预定显影液呈不可溶状态。特而言之，该第一光致抗蚀剂层21的第一区域23在该曝光光束60的波峰61下方，其曝露的光剂量(强度)大于该第一光致抗蚀剂层21的临限强度65，因此该第一光致抗蚀剂层21的第一区域23从对该预定显影液呈不可溶状态转换成可溶状态。相对地，该第一光致抗蚀剂层21的的其它区域25并非在该曝光光束60的波峰61下方，其曝露的光剂量(强度)小于该第一光致抗蚀剂层21的临限强度65，因此该第一光致抗蚀剂层21的其它区域25仍保持对该预定显影液呈不可溶状态。
图4为剖示图，其例示本发明一实施例的第二光致抗蚀剂层31的显影工艺。在本发明的一实施例中，使用该第二光致抗蚀剂层31的显影液选择性地去除该第二光致抗蚀剂层31的可溶区域35(设置于该曝光光束60的波谷63下方)，以便在该第二光致抗蚀剂层31之中形成一开口37。
图5及图6为剖示图，其例示本发明一实施例的第一光致抗蚀剂层21的蚀刻工艺。在本发明的一实施例中，使用该第二光致抗蚀剂层31作为蚀刻掩模，进行一干蚀刻工艺以局部去除该第一光致抗蚀剂层21而在该开口37的下方形成一开口27，且该干蚀刻工艺也一并去除该第二光致抗蚀剂层31，如图5所示。之后，在本发明的一实施例中，使用该第一光致抗蚀剂层21的显影液选择性地去除该第一光致抗蚀剂层21的可溶区域23(设置于该曝光光束60的波峰61下方)，以便在该第一光致抗蚀剂层21之中形成多个开口29，如图6所示。
特而言之，该开口29形成于该第一光致抗蚀剂层21的图案化工艺，该开口27则形成于该第二光致抗蚀剂层31的图案化工艺。此外，该多个开口29之间的间距45显然大于该开口29与该开口27之间的间距43；换言之，仅仅使用该第一光致抗蚀剂层21的图案化程序只能形成具有较大间距45的图案(即开口29)；相对地，使用该第一光致抗蚀剂层21及该第二光致抗蚀剂层31整合的双重图案化工艺则可形成具有较小间距43的图案(即开口29及开口27)。
图7及图8为剖示图，其例示本发明一实施例的目标层13的蚀刻工艺。在本发明的一实施例中，使用该第一光致抗蚀剂层21作为蚀刻掩模，进行一干蚀刻工艺以选择性地局部去除在该开口27及该开口29下方的目标层13而形成多个孔洞15，如图5所示。之后，在本发明的一实施例中，将该第一光致抗蚀剂层21去除以完成该半导体元件100，如图8所示。在本发明的一实施例中，该目标层13的孔洞15可为该半导体元件100的接触洞，其曝露该半导体基板11的扩散区(可为晶体管的源/漏极)。
公知双重图案化技术必须进行二次曝光工艺，需要非常精密的对位技术；相对地，本发明的实施例仅需要进行一次曝光工艺，因此不需要精密的对位技术，即可实现双重图案化技术。
本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域中普通技术人员应了解，在不背离所附权利要求所界定的本发明精神和范围内，本发明的启示及揭示可作种种的替换及修饰。例如，上文揭示的许多工艺可以不同的方法实施或以其它工艺予以取代，或者采用上述二种方式的组合。
此外，本发明的权利范围并不局限于上文揭示的特定实施例的工艺、机台、制造、物质的成份、装置、方法或步骤。本发明所属技术领域中普通技术人员应了解，基于本发明启示及揭示工艺、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发的，其与本发明实施例揭示的以实质相同的方式执行实质相同的功能，而达到实质相同的结果，也可使用于本发明。因此，所附的权利要求用以涵盖用以此类工艺、机台、制造、物质的成份、装置、方法或步骤。

Claims (17)

1.一种具有细微图案的半导体元件的制备方法，包含下列步骤：
提供一半导体基板；
形成一第一光致抗蚀剂层于该半导体基板上；
形成一第二光致抗蚀剂层于该第一光致抗蚀剂层上；以及
进行一曝光工艺以改变该第一光致抗蚀剂层的至少一第一区域的状态并改变该第二光致抗蚀剂层的至少一第二区域的状态。
2.根据权利要求1所述的半导体元件的制备方法，其中该第一光致抗蚀剂层为正光致抗蚀剂层。
3.根据权利要求1所述的半导体元件的制备方法，其中该第二光致抗蚀剂层为负光致抗蚀剂层。
4.根据权利要求1所述的半导体元件的制备方法，其中该第二光致抗蚀剂层的第二区域覆盖该第一光致抗蚀剂层的至少一第一区域。
5.根据权利要求1所述的半导体元件的制备方法，其中该曝光工艺将该第一光致抗蚀剂层的第一区域从不可溶状态转换成可溶状态。
6.根据权利要求1所述的半导体元件的制备方法，其中该曝光工艺将该第二光致抗蚀剂层的第二区域从可溶状态转换成不可溶状态。
7.根据权利要求1所述的半导体元件的制备方法，其中在该曝光工艺之后，该第一光致抗蚀剂层包含至少一第一可溶区域，该第二光致抗蚀剂层包含至少一第二可溶区域。
8.根据权利要求7所述的半导体元件的制备方法，该第二可溶区域不是设置于该第一可溶区域的正上方。
9.根据权利要求7所述的半导体元件的制备方法，另包含进行一显影步骤以去除该第二可溶区域。
10.根据权利要求7所述的半导体元件的制备方法，另包含进行一蚀刻工艺以局部去除在该第二可溶区域下方的第第一光致抗蚀剂层。
11.根据权利要求10所述的半导体元件的制备方法，其中该蚀刻工艺使用该第二光致抗蚀剂层作为蚀刻掩模。
12.根据权利要求10所述的半导体元件的制备方法，另包含进行一显影步骤以去除该第一可溶区域。
13.根据权利要求1所述的半导体元件的制备方法，其中该曝光工艺施加一曝光光束于该第一光致抗蚀剂层及该第二光致抗蚀剂层，该曝光光束具有一弦波状的强度分布。
14.根据权利要求13所述的半导体元件的制备方法，其中该曝光光束包含一波峰，其强度大于该第一光致抗蚀剂层的临限强度。
15.根据权利要求13所述的半导体元件的制备方法，其中该曝光光束包含一波谷，其强度小于该第二光致抗蚀剂层的临限强度。
16.根据权利要求1所述的半导体元件的制备方法，其中该至少一第一区域为可溶区域，该至少一第二区域为不可溶区域。
17.根据权利要求1所述的半导体元件的制备方法，其中该第一光致抗蚀剂层及该第二光致抗蚀剂层之间没有中间层。
CN2011100974293A 2011-02-18 2011-04-15 具有细微图案的半导体元件的制备方法 Pending CN102646576A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/030,533 US20120214103A1 (en) 2011-02-18 2011-02-18 Method for fabricating semiconductor devices with fine patterns
US13/030,533 2011-02-18

Publications (1)

Publication Number Publication Date
CN102646576A true CN102646576A (zh) 2012-08-22

Family

ID=46653021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100974293A Pending CN102646576A (zh) 2011-02-18 2011-04-15 具有细微图案的半导体元件的制备方法

Country Status (3)

Country Link
US (1) US20120214103A1 (zh)
CN (1) CN102646576A (zh)
TW (1) TW201236050A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962746A (zh) * 2017-05-25 2018-12-07 南亚科技股份有限公司 图案化方法
CN109390217A (zh) * 2017-08-09 2019-02-26 华邦电子股份有限公司 光掩膜及半导体装置的形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI638225B (zh) * 2017-08-09 2018-10-11 華邦電子股份有限公司 光罩及半導體裝置的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110624A (en) * 1999-01-04 2000-08-29 International Business Machines Corporation Multiple polarity mask exposure method
CN101419906A (zh) * 2007-10-26 2009-04-29 海力士半导体有限公司 半导体器件微图案的形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110624A (en) * 1999-01-04 2000-08-29 International Business Machines Corporation Multiple polarity mask exposure method
CN101419906A (zh) * 2007-10-26 2009-04-29 海力士半导体有限公司 半导体器件微图案的形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962746A (zh) * 2017-05-25 2018-12-07 南亚科技股份有限公司 图案化方法
CN108962746B (zh) * 2017-05-25 2020-10-09 南亚科技股份有限公司 图案化方法
CN109390217A (zh) * 2017-08-09 2019-02-26 华邦电子股份有限公司 光掩膜及半导体装置的形成方法
CN109390217B (zh) * 2017-08-09 2020-09-25 华邦电子股份有限公司 光掩膜及半导体装置的形成方法

Also Published As

Publication number Publication date
TW201236050A (en) 2012-09-01
US20120214103A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
US8580685B2 (en) Integrated circuit having interleaved gridded features, mask set, and method for printing
US8968969B2 (en) Reflective extreme ultraviolet mask and method of manufacturing the same
KR101544324B1 (ko) 표시 장치 제조용 포토마스크 및 패턴 전사 방법
KR100498441B1 (ko) 광근접 효과의 보정을 위한 마스크와 그 제조 방법
CN108459463A (zh) 一种光罩及其制备方法
CN101770162A (zh) 背侧相栅掩模及其制造方法
CN102646576A (zh) 具有细微图案的半导体元件的制备方法
JP4787866B2 (ja) パターン化されたフォトレジスト層の形成方法
KR20090001130A (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
KR100907898B1 (ko) 반도체 소자 제조 방법
KR101051177B1 (ko) 이중 노광을 이용한 반도체 소자의 패턴 형성방법
KR20100093773A (ko) 포토 마스크
KR20100097509A (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
US11892774B2 (en) Lithography
US20030203286A1 (en) High-transmittance halftone phase shift mask and manufacturing method of semiconductor device
US7790525B2 (en) Method of achieving dense-pitch interconnect patterning in integrated circuits
KR20090068003A (ko) 포토마스크의 제조 방법
KR101087785B1 (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
KR20130022677A (ko) 반도체 소자의 미세 패턴들의 배열을 형성하는 방법
KR100277573B1 (ko) 미세패턴형성방법
KR20060117083A (ko) 포토 마스크 및 이를 이용하는 식각 공정
KR20040049549A (ko) 노광마스크
CN112684660A (zh) 一种掩膜板
US20040091792A1 (en) Phase edge phase shift mask and method for fabricating the same
KR20040079613A (ko) 포토 마스크와 그를 이용한 콘택-홀 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120822