KR100277573B1 - 미세패턴형성방법 - Google Patents

미세패턴형성방법 Download PDF

Info

Publication number
KR100277573B1
KR100277573B1 KR1019980004166A KR19980004166A KR100277573B1 KR 100277573 B1 KR100277573 B1 KR 100277573B1 KR 1019980004166 A KR1019980004166 A KR 1019980004166A KR 19980004166 A KR19980004166 A KR 19980004166A KR 100277573 B1 KR100277573 B1 KR 100277573B1
Authority
KR
South Korea
Prior art keywords
pattern
fine
reticle
line pattern
photoresist
Prior art date
Application number
KR1019980004166A
Other languages
English (en)
Other versions
KR19990069732A (ko
Inventor
류달래
Original Assignee
황인길
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체주식회사 filed Critical 황인길
Priority to KR1019980004166A priority Critical patent/KR100277573B1/ko
Publication of KR19990069732A publication Critical patent/KR19990069732A/ko
Application granted granted Critical
Publication of KR100277573B1 publication Critical patent/KR100277573B1/ko

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

반도체 소자 제조 공정중 각종 패턴을 형성하기 위한 포토리소그래피 공정에서 미세한 포토 레지스터 패턴을 형성하는 방법에 관한 것으로, 형성하고자 하는 미세 단일 라인 패턴의 주위에 미세 보조 라인 패턴 형상을 배치한 제 1레티클을 사용하여 포토 레지스터를 1차 노광 현상한 다음, 제 1레티클의 미세 단일 라인 패턴에만 오버랩 되고, 미세 보조 라인 패턴에는 오버랩 되지 않는 단일 라인 패턴을 배치한 제 2레티클을 사용하여 1차 노광 현상된 포토 레지스터를 2차 노광 현상함으로써, 포토리소그래피 공정에서 단일 패턴이 갖고 있는 공정 한계를 반복 패턴의 공정 능력까지 끌어올림으로써 우수한 해상도와 초점 여유도를 갖는 미세 단일 패턴을 형성할 수 있어 반도체 소자 제조 공정의 수율을 향상시킬 수 있을 뿐만 아니라 미세화에 따른 차세대 반도체 소자 개발에 기여할 수 있다.

Description

미세 패턴 형성 방법
본 발명은 반도체 소자 제조 공정에 관한 것으로, 더욱 상세하게는 반도체 소자 제조 공정중 각종 패턴을 형성하기 위한 포토리소그래피 공정에서 미세한 포토 레지스터 패턴을 형성하는 방법에 관한 것이다.
일반적으로 반도체 소자 구조는 그 단면적 구조를 볼 때, 불순물 확산이 소자의 특성에 따라 반도체 기판 내에 단층 또는 중첩된 확산층과 그 위에 형상이 이루어진 특정 박막들, 그리고 외부의 충격이나 화학적 반응으로부터 부호하기 위한 보호막 등으로 구성되어 있다. 일반적인 경우 불순물의 확산 혹은 주입은 고온을 이용한 열적 확산 또는 이온 주입 등으로 행하여지는 데, 포토리소그래피 공정에서 형성된 미세한 부위에 선택적으로 불순물을 확산 또는 주입시키기 위하여, 산화막이나 질화막 등을 확산 보호막으로 사용하고 있다. 다시 말해서 반도체 기판이나 박막 위에 도포한 포토 레지스터로 미세한 형상을 얻은 후, 이것을 식각하여 확산이나 이온 주입이 될 부위와 보호될 부위를 정의하기 위하여, 포토리소그래피 공정이 적용된다. 또한, 확산이나 이온 주입이 필요하지 않은 공정, 즉 전도성 박막(폴리 실리콘, 금속 박막) 등에 도선을 형성하기 위한 공정이나 포토 레지스터 자체를 보호막으로 사용할 경우 필요한 형상을 얻는 데 포토리소그래피 공정이 적용된다.
이와 같은 포토리소그래피 공정에서 포토 레지스터 패턴을 형성하는 공정은 반도체 기판이나 박막 상부에 포토 레지스터를 도포한 후, 형성하고자 하는 패턴이 형성된 레티클(reticle)을 마스크로 단파장 광원을 이용하여 포토 레지스터를 노광 현상한 다음, 현상액에 의해 현상하여 원하는 포토 레지스터 패턴을 형성한다.
이러한 포토리소그래피 공정의 한계는 광의 회절 현상에 기인하여 발생하며, 일반적으로 해상도와 초점 여유도(DOF : depth of focus)로 표현된다.
한편, 포토리소그래피 공정에 사용되는 광원은 단파장 광인 까닭에 형성하고자 하는 패턴이 미세 패턴 즉, 광의 파장과 유사한 크기일 때, 광의 회절 및 간섭으로 인하여 패턴의 형태가 단일 패턴이냐, 연속 패턴이냐에 따라 포토리소그래피 공정 능력이 달라지게 된다.
일 예로 라인(line) 패턴의 경우를 보면 라인 패턴이 반복적으로 나열된 연속 패턴의 경우가 단일 패턴보다 광의 회절 및 간섭 때문에 해상도 및 초점 여유도가 우수하다.
이러한 이유로 인하여 반도체 소자의 미세화에 따른 미세 단일 패턴을 종래와 같은 포토리소그래피 공정에 의해 형성할 경우에는 해상도와 초점 여유도가 나빠 원하는 미세 단일 패턴을 형성하지 못하게 된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 반도체 소자 공정중 포토리소그래피 공정에 의해 우수한 해상도와 초점 여유도를 갖는 미세 단일 패턴을 형성할 수 있도록 하는 데 있다.
도 1은 본 발명의 일 실시예인 미세 패턴 형성 방법에 사용되는 1차 패턴용 레티클을 도시한 평면도이고,
도 2a와 도 2b는 본 발명의 일 실시예인 미세 패턴 형성 방법에서 1차 패턴용 레티클에 의해 노광 현상된 포토 레지스터 패턴을 도시한 것으로, 도 2a는 평면도이며, 도 2b는 도 2a의 단면도이고,
도 3은 본 발명의 일 실시예인 미세 패턴 형성 방법에 사용되는 2차 패턴용 레티클을 도시한 평면도이고,
도 4는 본 발명의 일 실시예인 미세 패턴 형성 방법에서 1차 패터닝된 포토 레지스터를 2차 패턴용 레티클을 사용하여 노광하는 상태를 도시한 단면도이고,
도 5는 본 발명의 일 실시예인 미세 패턴 형성 방법에 의해 형성된 포토 레지스터의 미세 패턴을 도시한 단면도이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은
하부 박막에 포토 레지스터를 도포하고, 형성하고자 하는 미세 단일 라인 패턴 주위에 미세 보조 라인 패턴을 형성한 제 1레티클을 사용하여 상기 포토 레지스터를 1차 노광 현상한 다음, 상기 제 1레티클의 형성하고자 하는 미세 단일 라인 패턴에 오버랩 되는 단일 라인 패턴이 형성된 제 2레티클을 사용하여 상기 1차 노광 현상된 포토 레지스터를 2차 노광 현상하는 것을 특징으로 한다.
상기에서 제 1레티클의 미세 보조 라인 패턴은 상기 형성하고자 하는 미세 단일 라인 패턴과 동일하거나 유사한 크기로 하여, 상기 형성하고자 하는 미세 단일 라인 패턴의 양쪽으로 각각 1개 이상 배치하는 것이 바람직하다.
상기에서 제 1레티클의 각 미세 라인 패턴 사이의 간격은 패턴의 크기와 동일하거나 유사하게 하는 것이 바람직하다.
상기에서 제 2레티클의 단일 라인 패턴의 위치는 상기 제 1레티클의 형성하고자 하는 미세 단일 라인 패턴의 위치와 동일하게 하며, 패턴의 크기는 상기 제 1레티클의 형성하고자 하는 미세 단일 라인 패턴에만 오버랩 되고, 미세 보조 라인 패턴에는 오버랩 되지 않도록 하는 것이 바람직하다.
이하, 첨부된 도면을 참조로 하여 본 발명에 따른 바람직한 일 실시예를 설명하면 다음과 같다.
먼저, 반도체 기판이나 질화막, 산화막과 같은 박막에 포지티브형 포토 레지스터를 도포한 다음, 도 1에서와 같이 비정질판(석영 유리)에 크롬을 도금하여 형성하고자 하는 단일 패턴 형상(11a)을 배치하고, 그 주위에 보조 패턴 형상(11b)을 배치하여 반복 패턴 형상(11a, 11b)으로 만든 1차 패턴용 레티클(10)을 마스크로 노광 장치에서 포토 레지스터를 노광한 다음, 현상하여 도 2a, 도 2b에서와 같은 반복 패턴(12a, 12b)을 형성한다. 이때, 1차 패턴용 레티클(10)에서 보조 패턴 형상(11b)의 크기는 형성하고자 하는 단일 패턴 형상(11a)의 크기와 동일하거나 유사하게 하며, 보조 패턴 형상(11b)을 단일 패턴 형상(11a)의 양쪽으로 각각 1개 이상 배치한다. 그리고, 단일 패턴 형상(11a)과 보조 패턴 형상(11b)에 의한 반복 패턴 형상(11a, 11b)의 각 패턴 사이의 간격, 즉 스페이스를 반복 패턴 형상(11a, 11b)의 크기와 동일하거나 이와 유사하게 형성한다. 그러나, 스페이스의 크기는 이와 같이 고정된 값이 아니라 패턴(11a, 11b)의 크기와 사용되는 광원, 노광 장비 등에 따라서 다르게 할 수 있다.
이와 같은 1차 패턴용 레티클(10)을 마스크로 도 2a, 도 2b와 같은 미세 패턴을 형성하기 위해 포토 레지스터를 노광 현상하면 반복 패턴(11a, 11b)에서와 같이 광의 회절 및 간섭 현상에 의해 해상도와 초점 여유도가 우수한 패턴(12a, 12b)을 형성할 수 있다. 따라서, 최종적으로 형성하고자 하는 단일 패턴(12a) 부분도 반복 패턴(12a, 12b)에서와 같이 해상도와 초점 여유도가 우수한 패턴이 된다.
그 다음, 도 3에서와 같이 최종적으로 단일 패턴(12a)이 형성될 부분에 단일 패턴(12a)보다는 충분히 커서 공정 능력이 충분하나, 인접한 보조 패턴(12b)에는 오버랩(overlap) 되지 않을 정도로 큰, 좀더 바람직하게는 단일 패턴(12a) 크기의 약 2배 크기로 크롬 도금을 한 단일 패턴 형상(21)이 형성된 2차 패턴용 레티클(20)을 마스크로 도 4에서와 같이 2차 패턴용 레티클(20)에 형성된 단일 패턴 형상(21)과 최종적으로 형성시키고자 하는 단일 패턴(12a)의 위치가 일치하도록 조정한 다음, 노광하면 최종적으로 형성하고자 하는 단일 패턴(12a)만 제외하고 나머지 보조 패턴(12b)들만 노광된다. 이후, 현상액을 이용하여 현상하면 도 5에서와 같이 최종적으로 원하는 미세한 단일 패턴(12a)을 얻을 수 있다.
이때, 2차 패턴용 레티클(20)을 마스크로 노광할 경우 노광 에너지를 1차 패턴용 레티클(10)을 마스크로 노광할 때와 유사하거나 많게 하여 현상 후 포토 레지스터의 잔유물이 남지 않도록 않다.
상기의 실시예에서는 포지티브형 포토 레지스터를 사용하였을 경우를 설명하였지만, 네거티브형 포토 레지스터를 사용할 경우에는 각 레티클의 크롬 도금 부분과 투명 부분을 반전시켜 패턴 형상을 형성한 후, 상기와 같은 공정을 수행함으로써 미세 단일 패턴을 형성할 수 있다.
이와 같이 본 발명은 포토리소그래피 공정에서 단일 패턴이 갖고 있는 공정 한계를 반복 패턴의 공정 능력까지 끌어올림으로써 우수한 해상도와 초점 여유도를 갖는 미세 단일 패턴을 형성할 수 있어 반도체 소자 제조 공정의 수율을 향상시킬 수 있을 뿐만 아니라 미세화에 따른 차세대 반도체 소자 개발에 기여할 수 있다.

Claims (6)

  1. 반도체 소자 제조를 위한 포토리소그래피 공정에 있어서, 하부 박막에 포토 레지스터를 도포하는 단계와;
    형성하고자 하는 미세 단일 라인 패턴 양쪽으로 미세 단일 라인 패턴과 동일하거나 유사한 크기를 가진 미세 보조 라인 패턴을 각각 1개 이상 형성한 제 1레티클을 사용하여 상기 포토레지스터를 1차 노광 현상하는 단계와;
    상기 제 1레티클의 형성하고자 하는 미세 단일 라인 패턴에 오버랩되는 단일 라인 패턴이 형성된 제 2레티클을 사용하여 상기 1차 노광 현상된 포토 레지스터를 2차 노광 현상하는 단계로 이루어지는 것을 특징으로 하는 미세 패턴 형성 방법.
  2. 청구항 1 에 있어서, 상기 제 1레티클의 각 미세 라인 패턴 사이의 간격은 패턴의 크기와 동일하거나 유사하게 하는 것을 특징으로 하는 미세 패턴 형성 방법.
  3. 청구항 2 에 있어서, 상기 제 1레티클의 각 미세 라인 패턴 사이의 간격은 패턴의 크기와 사용되는 광원, 노광 장비 등에 따라 조정하는 것을 특징으로 하는 미세 패턴 형성 방법.
  4. 청구항 1 에 있어서, 상기 제 2레티클의 단일 라인 패턴의 위치는 상기 제 1레티클의 형성하고자 하는 미세 단일 라인 패턴의 위치와 동일하게 하는 것을 특징으로 하는 미세 패턴 형성 방법.
  5. 청구항 1 에 있어서, 상기 제 2레티클의 단일 라인 패턴의 크기는 상기 제 1레티클의 형성하고자 하는 미세 단일 라인 패턴에만 오버랩 되고, 미세 보조 라인 패턴에는 오버랩 되지 않도록 하는 것을 특징으로 하는 미세 패턴 형성 방법.
  6. 청구항 1 에 있어서, 상기 2차 노광 현상을 하는 단계에서 노광 에너지는 상기 1차 노광 현상 때의 노광 에너지와 유사하거나 많게 하는 것을 특징으로 하는 미세 패턴 형성 방법.
KR1019980004166A 1998-02-12 1998-02-12 미세패턴형성방법 KR100277573B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980004166A KR100277573B1 (ko) 1998-02-12 1998-02-12 미세패턴형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004166A KR100277573B1 (ko) 1998-02-12 1998-02-12 미세패턴형성방법

Publications (2)

Publication Number Publication Date
KR19990069732A KR19990069732A (ko) 1999-09-06
KR100277573B1 true KR100277573B1 (ko) 2001-02-01

Family

ID=65893588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004166A KR100277573B1 (ko) 1998-02-12 1998-02-12 미세패턴형성방법

Country Status (1)

Country Link
KR (1) KR100277573B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016571A (ko) * 1992-12-31 1994-07-23 김주용 반도체 소자의 마스크 패턴 제조 방법
JPH06252031A (ja) * 1993-02-28 1994-09-09 Sony Corp 露光装置及び露光方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016571A (ko) * 1992-12-31 1994-07-23 김주용 반도체 소자의 마스크 패턴 제조 방법
JPH06252031A (ja) * 1993-02-28 1994-09-09 Sony Corp 露光装置及び露光方法

Also Published As

Publication number Publication date
KR19990069732A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
KR970009825B1 (ko) 하프톤형 위상반전 마스크 및 그 제조 방법
US5837426A (en) Photolithographic process for mask programming of read-only memory devices
KR20030030964A (ko) 반도체 집적 회로 장치의 제조 방법 및 마스크
KR100219079B1 (ko) 해프톤 위상 반전 마스크
JP2002323746A (ja) 位相シフトマスク及び、それを用いたホールパターン形成方法
KR20010100767A (ko) 마스크의 형성방법
CN109935515B (zh) 形成图形的方法
KR100277573B1 (ko) 미세패턴형성방법
KR100465067B1 (ko) 노광 마스크, 이의 제조 방법 및 이를 이용한 감광막 패턴형성 방법
KR100275146B1 (ko) 미세 단일 홀 패턴 형성 방법
US20030180629A1 (en) Masks and method for contact hole exposure
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
US6759328B2 (en) Masks and method for contact hole exposure
US20030117605A1 (en) Apparatus and method for contact hole exposure
CN115981094B (zh) 光罩、光罩的制作方法及使用该光罩的图案形成方法
KR19990069730A (ko) 미세 단일 홀 패턴 형성 방법
KR20020051109A (ko) 하프톤 마스크의 제조 방법
KR0137737B1 (ko) 반도체소자의 제조방법
KR0126878B1 (ko) 크롬마스크를 이용한 하프-톤 마스크 제작방법
KR100214063B1 (ko) 위상반전마스크 제조방법
KR100372652B1 (ko) 반도체소자의미세콘택홀형성방법
KR0151228B1 (ko) 고립된 다수의 패턴을 형성하기 위한 포토마스크
KR100289664B1 (ko) 노광 마스크의 제조방법
KR20010056936A (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100546185B1 (ko) 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee