JP4308407B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4308407B2 JP4308407B2 JP2000125572A JP2000125572A JP4308407B2 JP 4308407 B2 JP4308407 B2 JP 4308407B2 JP 2000125572 A JP2000125572 A JP 2000125572A JP 2000125572 A JP2000125572 A JP 2000125572A JP 4308407 B2 JP4308407 B2 JP 4308407B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist pattern
- resist
- laser
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
本発明は、半導体装置の製造方法、特に、半導体製造工程におけるレジストパターンの形成方法に関するものである。
【０００２】
【従来の技術】
従来、半導体製造工程において微細パターンを形成する技術として、サーマルフローによるレジストパターン形成方法がある。サーマルフローとは、フォトリソグラフィ工程で基板上に形成したレジストパターンを構成するレジスト材が、ある温度に加熱されたときに熱で変形して流れ、このレジストパターンが拡大する現象をいう。
【０００３】
例えば、直径０．１μｍ程度のホールパターンや、幅０．１μｍ程度のスリットパターンを形成する場合、サーマルフローを用いて次のような工程でレジストパターンを形成していた。
【０００４】
（１） シリコン基板上に化学増幅型ポジレジスト材を一様に塗布する。
（２） 直径０．２５μｍ程度のホールや、幅０．３５μｍ程度のスリットが形成された回路パターンマスクを介して、レジスト材の表面をＫｒＦエキシマレーザで露光する。
【０００５】
（３） レジスト材をアルカリ現像液で現像し、露光された部分のレジスト材を除去する。これにより、直径０．２５μｍ程度のホールや、幅０．３５μｍ程度のスリットを有するレジストパターンが形成される。
（４） レジストパターンが形成されたシリコン基板をホットプレート上に乗せ、温度１２０〜１６０℃で９０秒程度加熱する。
【０００６】
（５） 加熱処理により、レジスト材が溶けて変形し、レジストパターンが外側に拡大する。これにより、ホールの直径やスリットの幅が縮小し、直径０．１μｍ程度のホールパターンや、幅０．１μｍ程度の微細なスリットパターンが形成される。
【０００７】
しかしながら、従来の半導体装置の製造方法におけるサーマルフローによるレジストパターン形成方法では、次のような課題があった。
【０００８】
（ｉ） 加熱処理によるパターンの微細化は、レジスト材の熱による変形を利用しているので、加熱温度と加熱時間に影響され、目的のパターン寸法精度を得ることが難しかった。
（ii） レジストパターンの形状、寸法、密度等によってサーマルフローによる変形の状態が異なり、所望の設計パターンからの寸法差や形状差が生じる。
（iii) 加熱処理に用いるホットプレートの温度分布の差により、サーマルフローによる変形の程度が異なり、均一な微細パターンを得ることが困難となりパターン寸法精度が劣化することがあった。
【０００９】
本発明は、前記従来技術が持っていた課題を解決し、精度良く微細なパターンを形成することができる半導体装置の製造方法を提供するものである。
【００１０】
前記課題を解決するために、請求項１に係る発明の半導体装置の製造方法は、半導体基板上にポジレジスト層を形成する工程と、前記ポジレジスト層に対してレーザを照射して露光し、現像処理を行ってレジストパターンを形成する工程と、前記レジストパターンに対して前記レーザを照射する工程と、前記ポジレジスト層を加熱して前記レジストパターンを変形させる工程とを有することを特徴とする。
請求項２に係る発明は、請求項１に記載の半導体装置の製造方法において、前記レジストパターンに対して行う前記レーザの照射は、前記レジストパターンの一部に対して選択的に行うことを特徴とする。
請求項３に係る発明は、請求項１または２に記載の半導体装置の製造方法において、前記レジストパターン形成と同時に、前記レジストパターンの周囲にダミーパターンを形成することを特徴とする。
請求項４に係る発明は、請求項３に記載の半導体装置の製造方法において、前記ダミーパターンを複数形成することを特徴とする。
請求項５に係る発明は、請求項３または４に記載の半導体装置の製造方法において、前記ダミーパターンの形成は、ハーフトーン位相シフトマスクを用いて行うことを特徴とする。
請求項６に係る発明は、請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、前記レーザがＫｒＦエキシマレーザであることを特徴とする。
【００１１】
即ち、本発明の内の第１の発明は、半導体装置の製造方法におけるレジストパターン形成方法において、半導体基板上にフォトレジストを塗布する塗布処理と、前記半導体基板上に塗布されたフォトレジスト表面に所定のパターンが描かれたフォトマスクを介してレーザ光を当てて露光する露光処理と、前記露光されたフォトレジストを現像して前記半導体基板上に前記所定のパターンと同一形状の第１のレジストパターンを形成する現像処理と、前記半導体基板上に形成された第１のレジストパターン表面に所定量の光エネルギを照射することにより、該第１のレジストパターンを構成するフォトレジストの溶融温度を低下させる照射処理と、前記照射処理の施された半導体基板を所定時間だけ所定の温度に加熱することにより、前記第１のレジストパターンを熱によって変形させてパターン間隔が縮小された第２のレジストパターンを形成する加熱処理とを行うようにしている。
第１の発明によれば、以上のようにレジストパターン形成方法を構成したので、次のような作用が行われる。
【００１２】
塗布処理によって半導体基板上にフォトレジストを塗布され、露光処理によって所定のパターンが描かれたフォトマスクを介してこのフォトレジストに、レーザ光が照射される。現像処理によって露光されたフォトレジストが現像され、第１のレジストパターンが形成される。照射処理によって、第１のレジストパターンに所定量の光エネルギが照射され、フォトレジストの溶融温度が低下させられる。加熱処理によって半導体基板が所定時間だけ所定の温度に加熱されると、第１のレジストパターンが変形して、パターン間隔が縮小された第２のレジストパターンが形成される。
【００１３】
第２の発明は、第１の発明の照射処理において、第１のレジストパターンの特定箇所の溶融温度を低下させるために、遮光性のマスクを介して選択的に光エネルギを照射するようにしている。
【００１４】
第３の発明は、第１または第２の発明の照射処理において、加熱処理時の半導体基板の温度分布に起因するパターン間隔の縮小率のばらつきを補正するために、第１のレジストパターン各部に対する光エネルギの照射量を加減し、該第１のレジストパターン各部の溶融温度を制御するようにしている。
【００１５】
第４の発明は、レジストパターン形成方法において、半導体基板上に第１のフォトレジストを塗布する第１の塗布処理と、前記第１のフォトレジストの表面に該第１のフォトレジストよりも溶融温度の高い第２のフォトレジストを塗布する第２の塗布処理と、前記半導体基板上に塗布されたフォトレジスト表面に所定のパターンが描かれたフォトマスクを介してレーザ光を当てて露光する露光処理と、前記露光されたフォトレジストを現像して前記半導体基板上に前記所定のパターンと同一形状の第１のレジストパターンを形成する現像処理と、前記現像処理の施された半導体基板を所定時間だけ所定の温度に加熱することにより、前記第１のレジストパターンを熱によって変形させてパターン間隔が縮小された第２のレジストパターンを形成する加熱処理とを行うようにしている。
【００１６】
第４の発明によれば、次のような作用が行われる。
第１及び第２の塗布処理により、半導体基板上に溶融温度の低い第１のフォトレジストと溶融温度の高い第２のフォトレジストが順次塗布される。露光処理により、所定のパターンが描かれたフォトマスクを介して、フォトレジストにレーザ光が照射され、現像処理によってフォトレジストが現像されて第１のレジストパターンが形成される。加熱処理によって半導体基板が所定時間だけ所定の温度に加熱されると、第１のレジストパターンが変形して、パターン間隔が縮小された第２のレジストパターンが形成される。
【００１７】
第５の発明は、第１〜第４の発明の露光処理において、所定のパターンの外側に加熱処理で第１のレジストパターンが熱変形したときに消滅する程度の寸法のダミーパターンを配置したフォトマスクを用いるようにしている。
【００１８】
第６の発明は、第１〜第４の発明の露光処理において、フォトマスクとしてハーフトーン位相シフトマスクを用いるようにしている。
【００１９】
第７の発明は、レジストパターン形成方法において、半導体基板上にフォトレジストを塗布する塗布処理と、前記半導体基板上に塗布されたフォトレジスト表面に所定のパターンが描かれたフォトマスクを介してレーザ光を当てて露光する露光処理と、前記露光されたフォトレジストを現像して前記半導体基板上に前記所定のパターンと同一形状の第１のレジストパターンを形成する現像処理と、前記照射処理の施された半導体基板を所定時間だけ所定の温度に加熱することにより、前記第１のレジストパターンの表面を溶融し、平滑化した表面を有する第２のレジストパターンを形成する加熱処理とを行うようにしている。
【００２０】
第７の発明では、次のような作用が行われる。
塗布処理により、半導体基板上にフォトレジストが塗布され、露光処理により、所定のパターンが描かれたフォトマスクを介して、このフォトレジストにレーザ光が照射される。現像処理によってフォトレジストが現像されて第１のレジストパターンが形成され、加熱処理によって半導体基板が所定時間だけ所定の温度に加熱されると、第１のレジストパターンの表面が溶融して平滑化した表面を有する第２のレジストパターンが形成される。
【００２１】
第８の発明は、第１〜第７の発明の塗布処置において、位置合わせマーク形成箇所に予め透明膜を形成し、該透明膜上にフォトレジストを塗布することにより、該位置合わせマーク形成箇所のフォトレジストを他の箇所よりも薄く塗布するようにしている。これにより、位置合わせマーク形成箇所のフォトレジストの加熱処理による変形量が少なくなり、精密な位置合わせマークを有するレジストパターンが形成される。
【００２２】
（第１の実施形態）
図１（１）〜（６）は、本発明の第１の実施形態を示す半導体装置の製造方法におけるレジストパターン形成方法の工程図である。以下、この図１（１）〜（６）に従って、半導体製造過程におけるレジストパターン形成方法を説明する。
【００２３】
（１） 工程１
半導体基板（例えば、シリコン基板）１上に、フォトレジスト（例えば、化学増幅型ポジレジスト材、以下、単に「レジスト材」という）２を一様に塗布する。このとき、シリコン基板１の表面に回路パターンが既に形成されてるか否かは関係ない。
【００２４】
（２） 工程２
シリコン基板１上に塗布されたレジスト材２の表面に、フォトマスク（例えば、回路パターンマスク）３を介してＫｒＦエキシマレーザを露光する。この回路パターンマスク３には、ＫｒＦエキシマレーザの波長（２４８ｎｍ）に基づく限界寸法である直径０．２５μｍ程度のホールや、幅０．３５μｍ程度のスリットを含む回路パターンが形成されている。
【００２５】
（３） 工程３
露光が行われたシリコン基板１上のレジスト材２を、アルカリ現像液で現像する。これにより、レーザで露光された部分のレジスト材２が除去され、露光が行われなかった部分のレジスト材２が残り、回路パターンマスク３と同一形状で、直径０．２５μｍ程度のホールや、幅０．３５μｍ程度のスリットを有するレジストパターン２ａが形成される。
【００２６】
（４） 工程４
現像によって形成されたシリコン基板１上のレジストパターン２ａの表面に、照射マスク４を介して工程２と同様のレーザを照射する。ここで、照射マスク４は、後述する工程６における加熱処理によって、レジストパターン２ａを熱によって変形させてパターン間隔を縮小させたい箇所にのみ、レーザを照射するための遮光マスクである。また、レーザの照射エネルギは、レジスト材２の材質や厚さによって最適値が異なるが、例えば１００Ｊ／ｍ２程度である。
【００２７】
（５） 工程５
工程４と同様に、補正マスク５を介してレジストパターン２ａにレーザを照射する。ここで、補正マスク５は、工程６における加熱処理におけるシリコン基板１の温度分布を補正するための遮光マスクである。加熱処理において、例えば、シリコン基板１の中央部の温度が周辺部に比べて高くなる場合、周辺部のレジストパターン２ａの溶解温度を低下させるために、レーザを追加して照射するために用いられる。
【００２８】
（６） 工程６
工程４，５でレジストパターン２ａにレーザの照射が行われたシリコン基板１を、ホットプレート６に載せ、所定時間（例えば、６０秒）だけ所定の温度（例えば、１３０〜１４０℃）に加熱する。これにより、レジストパターン２ａが熱によって溶解して変形し、回路パターンマスク３のパターンとは異なるレジストパターン２ｂが形成される。
【００２９】
この時、工程４，５で照射されたレーザのエネルギが多いほど、レジスト材２の溶解温度が低下し、熱による変形量が大きくなる。即ち、レジストパターン２ａを構成するレジスト材２が溶けて流れ、パターン間隔が縮小される。これにより、工程４においてレーザが照射された箇所のホールの直径やスリットの幅が縮小し、直径０．１μｍ程度のホールパターンや、幅０．１μｍ程度の微細なスリットパターンが形成される。また、レーザが照射されていない箇所のパターンはほとんど変形せず、レジストパターン２ａと同様のパターンとなる。
【００３０】
以上のように、この第１の実施形態のレジストパターン形成方法は、工程４，５において、レジストパターン２ａにレーザを照射することにより、工程６における加熱処理の温度を低下することができる。これにより、温度設定の精度を高くすることが可能になり、変形後のレジストパターン２ｂの寸法精度を高くすることができる。
【００３１】
また、工程４において、現像後のレジストパターン２ａ中の微細なパターンを形成したい箇所にのみ、選択的にレーザを照射するようにしているので、任意の箇所に微細なパターンを形成することができる。
更に、工程５において、ホットプレート６等による加熱温度の温度分布を補正するために、部分的にレーザを照射してレジスト材２の溶融温度を低下させるようにしている。これにより、工程６における加熱温度の不均一を補正し、寸法精度の良いレジストパターン２ｂを形成することができる。
【００３２】
（第２の実施形態）
図２（１）〜（５）は、本発明の第２の実施形態を示す半導体装置の製造方法におけるレジストパターン形成方法の工程図であり、図１中の要素と共通の要素には共通の符号が付されている。以下、この図２（１）〜（５）に従って、半導体製造過程におけるレジストパターン形成方法を説明する。
【００３３】
（１） 工程１１
シリコン基板１上に、比較的溶融温度の低いレジスト材１１を一様に塗布する。このとき、シリコン基板１の表面に既に回路パターンが形成されてるか否かは関係ない。
【００３４】
（２） 工程１２
レジスト材１１の表面に、比較的溶融温度の高いレジスト材１２を一様に塗布する。更に、レジスト材１２の表面に、レジスト材１１と同様に比較的溶融温度の低いレジスト材１３を一様に塗布する。これにより、レジスト材１１，１２，１３による積層レジスト膜１０が形成される。
【００３５】
（３） 工程１３
シリコン基板１上に形成された積層レジスト膜１０の表面に、直径０．２５μｍ程度のホールや、幅０．３５μｍ程度のスリットを含む回路パターンが形成された回路パターンマスク３を介して、ＫｒＦエキシマレーザを露光する。
【００３６】
（４） 工程１４
露光が行われたシリコン基板１上の積層レジスト膜１０を、アルカリ現像液で現像する。これにより、レーザで露光された部分の積層レジスト膜１０が除去され、露光が行われなかった部分の積層レジスト膜１０が残り、回路パターンマスク３と同一形状で、直径０．２５μｍ程度のホールや、幅０．３５μｍ程度のスリットを有するレジストパターン１０ａが形成される。
【００３７】
（５） 工程１５
レジストパターン１０ａが形成されたシリコン基板１を、ホットプレート６に載せ、所定時間（例えば、９０秒）だけ所定の温度（例えば、１２０〜１６０℃）に加熱する。これにより、レジストパターン１０ａが熱によって溶解して変形し、直径０．１μｍ程度のホールパターンや、幅０．１μｍ程度の微細なスリットパターンを有するレジストパターン１０ｂが形成される。
【００３８】
以上のように、この第２の実施形態のレジストパターン形成方法は、工程１１，１２において、比較的溶融温度の低いレジスト材１１，１３によって、比較的溶融温度の高いレジスト材１２を挟んだ構造の積層レジスト膜１０を形成する。更に、工程１３，１４において、この積層レジスト膜１０によるレジストパターン１０ａを形成している。これにより、工程１５において加熱処理を行ったときに、レジストパターン１０ａが均一に熱変形し、精度良く微細なレジストパターン１０ｂを形成することができる。
【００３９】
（第３の実施形態）
図３は、本発明の第３の実施形態を示す回路パターンマスクの一例の平面図である。
この回路パターンマスク２０は、例えば図１（２）中の回路パターンマスク３に代えて用いられるもので、斜線を付した部分が遮光領域を示している。
この回路パターンマスク２０において、１辺が数μｍで独立した比較的大きな素子パターン２１の外周には、０．２μｍ程度の間隔を隔てて、これを囲むように幅が０．２μｍ程度の複数のダミーパターン２１ａが設けられている。
【００４０】
一方、密集して設けられた１辺が１μｍ程度の複数の素子パターン２２の周囲には、０．２μｍ程度の間隔を隔てて、これらを囲むように幅が０．２μｍ程度のダミーパターン２２ａが設けられている。
これらのダミーパターン２１ａ，２２ａは、図１（６）の工程６における熱処理で、溶融したレジストパターン２ａのレジスト材２によって埋められてしまう程度の寸法に設定されている。
【００４１】
このような回路パターンマスク２０を用いてシリコン基板１上のレジスト材２にレーザを露光し、これを現像して素子パターン２１，２２及びダミーパターン２１ａ，２２ａを有するレジストパターン２ａを形成する。更に、レジストパターン２ａが形成されたシリコン基板１を加熱処理する。これにより、レジストパターン２ａを構成するレジスト材２が溶融する。素子パターン２１，２２とダミーパターン２１ａ，２２ｂの間に存在するレジスト材２の一部は、この素子パターン２１，２２及びダミーパターン２１ａ，２２ｂに分かれて流れ込む。
【００４２】
以上のように、この第３の実施形態の回路パターンマスク２０は、素子パターン２１，２２の周囲に、ダミーパターン２１ａ，２２ｂを設けているので、形成されたレジストパターン２ａを加熱処理したときに、この素子パターン２１，２２へ流れ込むレジスト材２の量を限定することができる。これにより、加熱処理による素子パターン２１，２２の微細化の精度を向上することができる。
【００４３】
また、ダミーパターン２１ａ，２２ａは、流れ込んだレジスト材２によって埋められてしまう程度の寸法に設定しているので、加熱処理後のレジストパターン２ｂに、ダミーパターン２１ａ，２２ａが残ることがない。
【００４４】
（第４の実施形態）
第４の実施形態では、例えば図１（２）中の回路パターンマスク３に代えて、ハーフトーン位相シフトマスクを用いる。
図４は、本発明の第４の実施形態において、ハーフトーン位相シフトマスクを用いて露光処理を行ったときに得られるレジストパターン２ｘの一例を示す平面図である。図４中の斜線を付した部分は、露光処理においてレーザが照射されていない部分を示す。
【００４５】
この図４に示すように、所望する素子パターン２ｙの周囲に、一定の距離を隔ててセカンドピークによるディンプルパターン２ｚが形成される。従って、このようなレジストパターン２ｘを加熱処理すると、素子パターン２ｙとディンプルパターン２ｚの間に存在するレジスト材２の一部が、この素子パターン２ｙ及びディンプルパターン２ｚに分かれて流れ込む。そして、ディンプルパターン２ｚはレジスト材２で埋められ、加熱処理後のレジストパターン２ｂに、このディンプルパターン２ｚが残ることがない。
【００４６】
以上のように、この第４の実施形態は、露光処理において、回路パターンマスクとしてハーフトーン位相シフトマスクを用いているので、目的の素子パターン２ｙの周囲にディンプルパターン２ｚを形成することができる。これにより、第３の実施形態のように予めダミーパターンを設ける必要なしに、この第３の実施形態と同様の利点を得ることができる。
【００４７】
（第５の実施形態）
図５は、本発明の第５の実施形態を示す位置合わせマークの一例の断面図である。
この図５に示すように、予め位置合わせ用の下地マーク１ａが形成されているシリコン基板１において、この下地マーク１ａ部分を覆うようにシリコン酸化膜等の透明膜１ｂを形成する。これに表面が平らになるように、レジスト材２を塗布する。この後の露光、現像、加熱処理等は、例えば、第１の実施形態で説明したとおりである。
【００４８】
下地マーク１ａ部分の上に塗布された位置合わせマーク用のレジストパターンの厚さは、透明膜１ｂの厚さだけ薄くなるので、加熱処理において溶融するレジスト材の量が少なく、レジストパターンの変形がほとんど生じない。これにより、精密な位置合わせマークを形成することができる。
【００４９】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｊ）のようなものがある。
（ａ） 図１のレジストパターン形成方法では、工程４において照射マスク４を用いて微細化を必要とする箇所に選択的にレーザを照射するようにしているが、全体を微細化する場合には、照射マスク４を使用する必要はない。工程６の加熱処理を低温度で行うために、レジストパターンの全面にレーザを照射する場合にも、照射マスク４を使用する必要はない。
【００５０】
（ｂ） 図１のレジストパターン形成方法では、工程５において補正マスク５を用いて工程６の加熱処理の温度分布の不均一を補正するようにしているが、この加熱処理で均一な温度分布が得られるのであれば、この工程５の処理は不要である。
【００５１】
（ｃ） 図２のレジストパターン形成方法では、レジストパターン１０ａの形成後、このレジストパターン１０ａに対するレーザの照射を行っていないが、図１と同様に、微細パターンに対する選択的なレーザ照射と、加熱処理の温度分布補正のためのレーザ照射を行うようにしても良い。これにより、更に精密なレジストパターン１０ｂを形成することが可能となる。
【００５２】
（ｄ） 図３では、素子パターン２１，２２に対するダミーパターン２１ａ，２２ａの構成例を示したが、ホール、ダマシン（配線パターン）、トレンチ（素子分離パターン）、位置合わせマーク等のパターンに対しても同様に適用可能である。
【００５３】
（ｅ） 図３のダミーパターン２１ａ，２２ａは、矩形または線形となっているが、形状はこれに限定されない。即ち、加熱処理の後のレジストパターンが、所望の形状寸法となるように、ダミーパターンの形状を設定すれば良い。
（ｆ） 図４の素子パターン２ｙは円形となっているが、形状はこれに限定されない。
【００５４】
（ｇ） 例えば図２（５）の工程１６では、微細なレジストパターン１０ｂを形成するために、レジストパターン１０ａが溶融して間隙が狭くなるような加熱処理を行っているが、間隙を狭くする必要が無い場合でも、レジストパターン１０ａの表面の凹凸を無くして滑らかにするための加熱処理を行うようにしても良い。これにより、微細化に伴う光学コントラストの低下によってレジストパターン１０ａに生じたエッジラフネスや、定在波によるフリンジを整形して滑らかなレジストパターンを形成することができる。この場合の加熱温度は、表面だけを溶融すれば良いので、工程１６よりも低い温度で良い。
【００５５】
（ｈ） サーマルフローにおけるレジストパターンの寸法精度の向上について説明したが、これに限定するものではない。例えば、ドライエッチングやイオン注入用のレジストパターンのレジスト耐性を向上するためのキュア処理や、その他の目的でレジストを熱処理する場合にも同様に適用できる。
【００５６】
（ｉ） 半導体リソグラフィ工程における適用例を示したが、シリコンやガリウム・砒素等に限らず、マスク材料や液晶基板用のガラス材料類などにも適用できる。
（ｊ） レジスト材２は、露光された箇所が除去されるポジ型のものを説明したが、露光された箇所が残るネガ型のものでも、同様に適用可能である。
【００５７】
請求項１及び６に係る発明によれば、レジストパターンに対してレーザを照射し、ポジレジスト層を加熱処理してレジストパターンを変形させている。そのため、加熱処理によって容易にパターン間隔を縮小して、寸法精度の良い微細なレジストパターンを形成することができる。
請求項２に係る発明によれば、レーザの照射は、レジストパターンの一部に対して選択的に行う。これにより、部分的に微細パターンを有するレジストパターンを形成することができる。
請求項３及び４に係る発明によれば、レジストパターン形成と同時に、レジストパターンの周囲にダミーパターンを形成している。これにより、レジストパターンの熱による変形量が制約され、レジストパターンを設計どおりに容易に形成することが可能になる。
請求項５に係る発明によれば、ダミーパターンの形成は、ハーフトーン位相シフトマスクを用いて行う。これにより、予めダミーパターンを配置せずに、このダミーパターンと同様の働きをするディンプルパターンが形成される。従って、レジストパターンの熱による変形量が制約され、レジストパターンを設計どおりに容易に形成することが可能になる。
【００５８】
即ち、第１の発明によれば、第１のレジストパターンに光エネルギを照射して、フォトレジストの溶融温度を低下させる照射処理を行っている。これにより、加熱処理によって容易にパターン間隔を縮小して、寸法精度の良い微細な第２のレジストパターンを形成することができる。
第２の発明によれば、第１の発明の照射処理において、遮光性のマスクの介して選択的に光エネルギを照射するようにしている。これにより、部分的に微細パターンを有する第２のレジストパターンを形成することができる。
【００５９】
第３の発明によれば、第１または第２の発明の照射処理において、加熱処理時の温度分布を補正するために、第１のレジストパターン各部に対する光エネルギの照射量を加減するようにしている。これにより、加熱処理時の温度分布に影響されずに、寸法精度の良い微細な第２のレジストパターンを形成することができる。
【００６０】
第４の発明によれば、第１及び第２の塗布処理によって、半導体基板上に溶融温度の低い第１のフォトレジストと、溶融温度の高い第２のフォトレジストを順次塗布している。これにより、加熱処理において第１のレジストパターンが均一に熱変形し、寸法精度が良く微細な第２のレジストパターンを得ることができる。
【００６１】
第５の発明によれば、第１〜第４の発明の露光処理において、所定のパターンの外側に加熱処理で第１のレジストパターンが熱変形したときに消滅する程度の寸法のダミーパターンを配置したフォトマスクを用いている。これにより、第１のレジストパターンの熱による変形量が制約され、第２のレジストパターンを設計どおりに容易に形成することが可能になる。
【００６２】
第６の発明によれば、第１〜第４の発明の露光処理において、ハーフトーン位相シフトマスクを用いている。これにより、予めダミーパターンを配置せずに、このダミーパターンと同様の働きをするディンプルパターンが形成され、第５の発明と同様の効果が得られる。
【００６３】
第７の発明によれば、加熱処理において、第１のレジストパターンの表面を平滑化して第２のレジストパターンを形成するようにしている。これにより、凹凸のない滑らかな寸法精度の良いレジストパターンが得られる。
【００６４】
第８の発明によれば、第１〜第７の発明の塗布処理において、位置合わせマーク形成箇所のフォトレジストを他の箇所よりも薄く塗布するようにしている。これにより、位置合わせマーク形成箇所のフォトレジストの加熱処理による変形量が少なくなり、精密な位置合わせマークを有するレジストパターンが得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すレジストパターン形成方法の工程図である。
【図２】本発明の第２の実施形態を示すレジストパターン形成方法の工程図である。
【図３】本発明の第３の実施形態を示す回路パターンマスクの一例の平面図である。
【図４】本発明の第４の実施形態において、ハーフトーン位相シフトマスクを用いて露光処理を行ったときに得られるレジストパターン２ｘの一例を示す平面図である。
【図５】本発明の第５の実施形態を示す位置合わせマークの一例の断面図である。
【符号の説明】
１ シリコン基板
２，１１，１２，１３ レジスト材
２ａ，２ｂ，２ｘ，１０ａ，１０ｂ レジストパターン
２ｙ，２１，２２ 素子パターン
２ｚ ディンプルパターン
３，２０ 回路パターンマスク
４ 照射マスク
５ 補正マスク
６ ホットプレート
１０ 積層レジスト材
２１ａ，２２ａ ダミーパターン
本発明は、半導体装置の製造方法、特に、半導体製造工程におけるレジストパターンの形成方法に関するものである。
【０００２】
【従来の技術】
従来、半導体製造工程において微細パターンを形成する技術として、サーマルフローによるレジストパターン形成方法がある。サーマルフローとは、フォトリソグラフィ工程で基板上に形成したレジストパターンを構成するレジスト材が、ある温度に加熱されたときに熱で変形して流れ、このレジストパターンが拡大する現象をいう。
【０００３】
例えば、直径０．１μｍ程度のホールパターンや、幅０．１μｍ程度のスリットパターンを形成する場合、サーマルフローを用いて次のような工程でレジストパターンを形成していた。
【０００４】
（１） シリコン基板上に化学増幅型ポジレジスト材を一様に塗布する。
（２） 直径０．２５μｍ程度のホールや、幅０．３５μｍ程度のスリットが形成された回路パターンマスクを介して、レジスト材の表面をＫｒＦエキシマレーザで露光する。
【０００５】
（３） レジスト材をアルカリ現像液で現像し、露光された部分のレジスト材を除去する。これにより、直径０．２５μｍ程度のホールや、幅０．３５μｍ程度のスリットを有するレジストパターンが形成される。
（４） レジストパターンが形成されたシリコン基板をホットプレート上に乗せ、温度１２０〜１６０℃で９０秒程度加熱する。
【０００６】
（５） 加熱処理により、レジスト材が溶けて変形し、レジストパターンが外側に拡大する。これにより、ホールの直径やスリットの幅が縮小し、直径０．１μｍ程度のホールパターンや、幅０．１μｍ程度の微細なスリットパターンが形成される。
【０００７】
しかしながら、従来の半導体装置の製造方法におけるサーマルフローによるレジストパターン形成方法では、次のような課題があった。
【０００８】
（ｉ） 加熱処理によるパターンの微細化は、レジスト材の熱による変形を利用しているので、加熱温度と加熱時間に影響され、目的のパターン寸法精度を得ることが難しかった。
（ii） レジストパターンの形状、寸法、密度等によってサーマルフローによる変形の状態が異なり、所望の設計パターンからの寸法差や形状差が生じる。
（iii) 加熱処理に用いるホットプレートの温度分布の差により、サーマルフローによる変形の程度が異なり、均一な微細パターンを得ることが困難となりパターン寸法精度が劣化することがあった。
【０００９】
本発明は、前記従来技術が持っていた課題を解決し、精度良く微細なパターンを形成することができる半導体装置の製造方法を提供するものである。
【００１０】
前記課題を解決するために、請求項１に係る発明の半導体装置の製造方法は、半導体基板上にポジレジスト層を形成する工程と、前記ポジレジスト層に対してレーザを照射して露光し、現像処理を行ってレジストパターンを形成する工程と、前記レジストパターンに対して前記レーザを照射する工程と、前記ポジレジスト層を加熱して前記レジストパターンを変形させる工程とを有することを特徴とする。
請求項２に係る発明は、請求項１に記載の半導体装置の製造方法において、前記レジストパターンに対して行う前記レーザの照射は、前記レジストパターンの一部に対して選択的に行うことを特徴とする。
請求項３に係る発明は、請求項１または２に記載の半導体装置の製造方法において、前記レジストパターン形成と同時に、前記レジストパターンの周囲にダミーパターンを形成することを特徴とする。
請求項４に係る発明は、請求項３に記載の半導体装置の製造方法において、前記ダミーパターンを複数形成することを特徴とする。
請求項５に係る発明は、請求項３または４に記載の半導体装置の製造方法において、前記ダミーパターンの形成は、ハーフトーン位相シフトマスクを用いて行うことを特徴とする。
請求項６に係る発明は、請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、前記レーザがＫｒＦエキシマレーザであることを特徴とする。
【００１１】
即ち、本発明の内の第１の発明は、半導体装置の製造方法におけるレジストパターン形成方法において、半導体基板上にフォトレジストを塗布する塗布処理と、前記半導体基板上に塗布されたフォトレジスト表面に所定のパターンが描かれたフォトマスクを介してレーザ光を当てて露光する露光処理と、前記露光されたフォトレジストを現像して前記半導体基板上に前記所定のパターンと同一形状の第１のレジストパターンを形成する現像処理と、前記半導体基板上に形成された第１のレジストパターン表面に所定量の光エネルギを照射することにより、該第１のレジストパターンを構成するフォトレジストの溶融温度を低下させる照射処理と、前記照射処理の施された半導体基板を所定時間だけ所定の温度に加熱することにより、前記第１のレジストパターンを熱によって変形させてパターン間隔が縮小された第２のレジストパターンを形成する加熱処理とを行うようにしている。
第１の発明によれば、以上のようにレジストパターン形成方法を構成したので、次のような作用が行われる。
【００１２】
塗布処理によって半導体基板上にフォトレジストを塗布され、露光処理によって所定のパターンが描かれたフォトマスクを介してこのフォトレジストに、レーザ光が照射される。現像処理によって露光されたフォトレジストが現像され、第１のレジストパターンが形成される。照射処理によって、第１のレジストパターンに所定量の光エネルギが照射され、フォトレジストの溶融温度が低下させられる。加熱処理によって半導体基板が所定時間だけ所定の温度に加熱されると、第１のレジストパターンが変形して、パターン間隔が縮小された第２のレジストパターンが形成される。
【００１３】
第２の発明は、第１の発明の照射処理において、第１のレジストパターンの特定箇所の溶融温度を低下させるために、遮光性のマスクを介して選択的に光エネルギを照射するようにしている。
【００１４】
第３の発明は、第１または第２の発明の照射処理において、加熱処理時の半導体基板の温度分布に起因するパターン間隔の縮小率のばらつきを補正するために、第１のレジストパターン各部に対する光エネルギの照射量を加減し、該第１のレジストパターン各部の溶融温度を制御するようにしている。
【００１５】
第４の発明は、レジストパターン形成方法において、半導体基板上に第１のフォトレジストを塗布する第１の塗布処理と、前記第１のフォトレジストの表面に該第１のフォトレジストよりも溶融温度の高い第２のフォトレジストを塗布する第２の塗布処理と、前記半導体基板上に塗布されたフォトレジスト表面に所定のパターンが描かれたフォトマスクを介してレーザ光を当てて露光する露光処理と、前記露光されたフォトレジストを現像して前記半導体基板上に前記所定のパターンと同一形状の第１のレジストパターンを形成する現像処理と、前記現像処理の施された半導体基板を所定時間だけ所定の温度に加熱することにより、前記第１のレジストパターンを熱によって変形させてパターン間隔が縮小された第２のレジストパターンを形成する加熱処理とを行うようにしている。
【００１６】
第４の発明によれば、次のような作用が行われる。
第１及び第２の塗布処理により、半導体基板上に溶融温度の低い第１のフォトレジストと溶融温度の高い第２のフォトレジストが順次塗布される。露光処理により、所定のパターンが描かれたフォトマスクを介して、フォトレジストにレーザ光が照射され、現像処理によってフォトレジストが現像されて第１のレジストパターンが形成される。加熱処理によって半導体基板が所定時間だけ所定の温度に加熱されると、第１のレジストパターンが変形して、パターン間隔が縮小された第２のレジストパターンが形成される。
【００１７】
第５の発明は、第１〜第４の発明の露光処理において、所定のパターンの外側に加熱処理で第１のレジストパターンが熱変形したときに消滅する程度の寸法のダミーパターンを配置したフォトマスクを用いるようにしている。
【００１８】
第６の発明は、第１〜第４の発明の露光処理において、フォトマスクとしてハーフトーン位相シフトマスクを用いるようにしている。
【００１９】
第７の発明は、レジストパターン形成方法において、半導体基板上にフォトレジストを塗布する塗布処理と、前記半導体基板上に塗布されたフォトレジスト表面に所定のパターンが描かれたフォトマスクを介してレーザ光を当てて露光する露光処理と、前記露光されたフォトレジストを現像して前記半導体基板上に前記所定のパターンと同一形状の第１のレジストパターンを形成する現像処理と、前記照射処理の施された半導体基板を所定時間だけ所定の温度に加熱することにより、前記第１のレジストパターンの表面を溶融し、平滑化した表面を有する第２のレジストパターンを形成する加熱処理とを行うようにしている。
【００２０】
第７の発明では、次のような作用が行われる。
塗布処理により、半導体基板上にフォトレジストが塗布され、露光処理により、所定のパターンが描かれたフォトマスクを介して、このフォトレジストにレーザ光が照射される。現像処理によってフォトレジストが現像されて第１のレジストパターンが形成され、加熱処理によって半導体基板が所定時間だけ所定の温度に加熱されると、第１のレジストパターンの表面が溶融して平滑化した表面を有する第２のレジストパターンが形成される。
【００２１】
第８の発明は、第１〜第７の発明の塗布処置において、位置合わせマーク形成箇所に予め透明膜を形成し、該透明膜上にフォトレジストを塗布することにより、該位置合わせマーク形成箇所のフォトレジストを他の箇所よりも薄く塗布するようにしている。これにより、位置合わせマーク形成箇所のフォトレジストの加熱処理による変形量が少なくなり、精密な位置合わせマークを有するレジストパターンが形成される。
【００２２】
（第１の実施形態）
図１（１）〜（６）は、本発明の第１の実施形態を示す半導体装置の製造方法におけるレジストパターン形成方法の工程図である。以下、この図１（１）〜（６）に従って、半導体製造過程におけるレジストパターン形成方法を説明する。
【００２３】
（１） 工程１
半導体基板（例えば、シリコン基板）１上に、フォトレジスト（例えば、化学増幅型ポジレジスト材、以下、単に「レジスト材」という）２を一様に塗布する。このとき、シリコン基板１の表面に回路パターンが既に形成されてるか否かは関係ない。
【００２４】
（２） 工程２
シリコン基板１上に塗布されたレジスト材２の表面に、フォトマスク（例えば、回路パターンマスク）３を介してＫｒＦエキシマレーザを露光する。この回路パターンマスク３には、ＫｒＦエキシマレーザの波長（２４８ｎｍ）に基づく限界寸法である直径０．２５μｍ程度のホールや、幅０．３５μｍ程度のスリットを含む回路パターンが形成されている。
【００２５】
（３） 工程３
露光が行われたシリコン基板１上のレジスト材２を、アルカリ現像液で現像する。これにより、レーザで露光された部分のレジスト材２が除去され、露光が行われなかった部分のレジスト材２が残り、回路パターンマスク３と同一形状で、直径０．２５μｍ程度のホールや、幅０．３５μｍ程度のスリットを有するレジストパターン２ａが形成される。
【００２６】
（４） 工程４
現像によって形成されたシリコン基板１上のレジストパターン２ａの表面に、照射マスク４を介して工程２と同様のレーザを照射する。ここで、照射マスク４は、後述する工程６における加熱処理によって、レジストパターン２ａを熱によって変形させてパターン間隔を縮小させたい箇所にのみ、レーザを照射するための遮光マスクである。また、レーザの照射エネルギは、レジスト材２の材質や厚さによって最適値が異なるが、例えば１００Ｊ／ｍ２程度である。
【００２７】
（５） 工程５
工程４と同様に、補正マスク５を介してレジストパターン２ａにレーザを照射する。ここで、補正マスク５は、工程６における加熱処理におけるシリコン基板１の温度分布を補正するための遮光マスクである。加熱処理において、例えば、シリコン基板１の中央部の温度が周辺部に比べて高くなる場合、周辺部のレジストパターン２ａの溶解温度を低下させるために、レーザを追加して照射するために用いられる。
【００２８】
（６） 工程６
工程４，５でレジストパターン２ａにレーザの照射が行われたシリコン基板１を、ホットプレート６に載せ、所定時間（例えば、６０秒）だけ所定の温度（例えば、１３０〜１４０℃）に加熱する。これにより、レジストパターン２ａが熱によって溶解して変形し、回路パターンマスク３のパターンとは異なるレジストパターン２ｂが形成される。
【００２９】
この時、工程４，５で照射されたレーザのエネルギが多いほど、レジスト材２の溶解温度が低下し、熱による変形量が大きくなる。即ち、レジストパターン２ａを構成するレジスト材２が溶けて流れ、パターン間隔が縮小される。これにより、工程４においてレーザが照射された箇所のホールの直径やスリットの幅が縮小し、直径０．１μｍ程度のホールパターンや、幅０．１μｍ程度の微細なスリットパターンが形成される。また、レーザが照射されていない箇所のパターンはほとんど変形せず、レジストパターン２ａと同様のパターンとなる。
【００３０】
以上のように、この第１の実施形態のレジストパターン形成方法は、工程４，５において、レジストパターン２ａにレーザを照射することにより、工程６における加熱処理の温度を低下することができる。これにより、温度設定の精度を高くすることが可能になり、変形後のレジストパターン２ｂの寸法精度を高くすることができる。
【００３１】
また、工程４において、現像後のレジストパターン２ａ中の微細なパターンを形成したい箇所にのみ、選択的にレーザを照射するようにしているので、任意の箇所に微細なパターンを形成することができる。
更に、工程５において、ホットプレート６等による加熱温度の温度分布を補正するために、部分的にレーザを照射してレジスト材２の溶融温度を低下させるようにしている。これにより、工程６における加熱温度の不均一を補正し、寸法精度の良いレジストパターン２ｂを形成することができる。
【００３２】
（第２の実施形態）
図２（１）〜（５）は、本発明の第２の実施形態を示す半導体装置の製造方法におけるレジストパターン形成方法の工程図であり、図１中の要素と共通の要素には共通の符号が付されている。以下、この図２（１）〜（５）に従って、半導体製造過程におけるレジストパターン形成方法を説明する。
【００３３】
（１） 工程１１
シリコン基板１上に、比較的溶融温度の低いレジスト材１１を一様に塗布する。このとき、シリコン基板１の表面に既に回路パターンが形成されてるか否かは関係ない。
【００３４】
（２） 工程１２
レジスト材１１の表面に、比較的溶融温度の高いレジスト材１２を一様に塗布する。更に、レジスト材１２の表面に、レジスト材１１と同様に比較的溶融温度の低いレジスト材１３を一様に塗布する。これにより、レジスト材１１，１２，１３による積層レジスト膜１０が形成される。
【００３５】
（３） 工程１３
シリコン基板１上に形成された積層レジスト膜１０の表面に、直径０．２５μｍ程度のホールや、幅０．３５μｍ程度のスリットを含む回路パターンが形成された回路パターンマスク３を介して、ＫｒＦエキシマレーザを露光する。
【００３６】
（４） 工程１４
露光が行われたシリコン基板１上の積層レジスト膜１０を、アルカリ現像液で現像する。これにより、レーザで露光された部分の積層レジスト膜１０が除去され、露光が行われなかった部分の積層レジスト膜１０が残り、回路パターンマスク３と同一形状で、直径０．２５μｍ程度のホールや、幅０．３５μｍ程度のスリットを有するレジストパターン１０ａが形成される。
【００３７】
（５） 工程１５
レジストパターン１０ａが形成されたシリコン基板１を、ホットプレート６に載せ、所定時間（例えば、９０秒）だけ所定の温度（例えば、１２０〜１６０℃）に加熱する。これにより、レジストパターン１０ａが熱によって溶解して変形し、直径０．１μｍ程度のホールパターンや、幅０．１μｍ程度の微細なスリットパターンを有するレジストパターン１０ｂが形成される。
【００３８】
以上のように、この第２の実施形態のレジストパターン形成方法は、工程１１，１２において、比較的溶融温度の低いレジスト材１１，１３によって、比較的溶融温度の高いレジスト材１２を挟んだ構造の積層レジスト膜１０を形成する。更に、工程１３，１４において、この積層レジスト膜１０によるレジストパターン１０ａを形成している。これにより、工程１５において加熱処理を行ったときに、レジストパターン１０ａが均一に熱変形し、精度良く微細なレジストパターン１０ｂを形成することができる。
【００３９】
（第３の実施形態）
図３は、本発明の第３の実施形態を示す回路パターンマスクの一例の平面図である。
この回路パターンマスク２０は、例えば図１（２）中の回路パターンマスク３に代えて用いられるもので、斜線を付した部分が遮光領域を示している。
この回路パターンマスク２０において、１辺が数μｍで独立した比較的大きな素子パターン２１の外周には、０．２μｍ程度の間隔を隔てて、これを囲むように幅が０．２μｍ程度の複数のダミーパターン２１ａが設けられている。
【００４０】
一方、密集して設けられた１辺が１μｍ程度の複数の素子パターン２２の周囲には、０．２μｍ程度の間隔を隔てて、これらを囲むように幅が０．２μｍ程度のダミーパターン２２ａが設けられている。
これらのダミーパターン２１ａ，２２ａは、図１（６）の工程６における熱処理で、溶融したレジストパターン２ａのレジスト材２によって埋められてしまう程度の寸法に設定されている。
【００４１】
このような回路パターンマスク２０を用いてシリコン基板１上のレジスト材２にレーザを露光し、これを現像して素子パターン２１，２２及びダミーパターン２１ａ，２２ａを有するレジストパターン２ａを形成する。更に、レジストパターン２ａが形成されたシリコン基板１を加熱処理する。これにより、レジストパターン２ａを構成するレジスト材２が溶融する。素子パターン２１，２２とダミーパターン２１ａ，２２ｂの間に存在するレジスト材２の一部は、この素子パターン２１，２２及びダミーパターン２１ａ，２２ｂに分かれて流れ込む。
【００４２】
以上のように、この第３の実施形態の回路パターンマスク２０は、素子パターン２１，２２の周囲に、ダミーパターン２１ａ，２２ｂを設けているので、形成されたレジストパターン２ａを加熱処理したときに、この素子パターン２１，２２へ流れ込むレジスト材２の量を限定することができる。これにより、加熱処理による素子パターン２１，２２の微細化の精度を向上することができる。
【００４３】
また、ダミーパターン２１ａ，２２ａは、流れ込んだレジスト材２によって埋められてしまう程度の寸法に設定しているので、加熱処理後のレジストパターン２ｂに、ダミーパターン２１ａ，２２ａが残ることがない。
【００４４】
（第４の実施形態）
第４の実施形態では、例えば図１（２）中の回路パターンマスク３に代えて、ハーフトーン位相シフトマスクを用いる。
図４は、本発明の第４の実施形態において、ハーフトーン位相シフトマスクを用いて露光処理を行ったときに得られるレジストパターン２ｘの一例を示す平面図である。図４中の斜線を付した部分は、露光処理においてレーザが照射されていない部分を示す。
【００４５】
この図４に示すように、所望する素子パターン２ｙの周囲に、一定の距離を隔ててセカンドピークによるディンプルパターン２ｚが形成される。従って、このようなレジストパターン２ｘを加熱処理すると、素子パターン２ｙとディンプルパターン２ｚの間に存在するレジスト材２の一部が、この素子パターン２ｙ及びディンプルパターン２ｚに分かれて流れ込む。そして、ディンプルパターン２ｚはレジスト材２で埋められ、加熱処理後のレジストパターン２ｂに、このディンプルパターン２ｚが残ることがない。
【００４６】
以上のように、この第４の実施形態は、露光処理において、回路パターンマスクとしてハーフトーン位相シフトマスクを用いているので、目的の素子パターン２ｙの周囲にディンプルパターン２ｚを形成することができる。これにより、第３の実施形態のように予めダミーパターンを設ける必要なしに、この第３の実施形態と同様の利点を得ることができる。
【００４７】
（第５の実施形態）
図５は、本発明の第５の実施形態を示す位置合わせマークの一例の断面図である。
この図５に示すように、予め位置合わせ用の下地マーク１ａが形成されているシリコン基板１において、この下地マーク１ａ部分を覆うようにシリコン酸化膜等の透明膜１ｂを形成する。これに表面が平らになるように、レジスト材２を塗布する。この後の露光、現像、加熱処理等は、例えば、第１の実施形態で説明したとおりである。
【００４８】
下地マーク１ａ部分の上に塗布された位置合わせマーク用のレジストパターンの厚さは、透明膜１ｂの厚さだけ薄くなるので、加熱処理において溶融するレジスト材の量が少なく、レジストパターンの変形がほとんど生じない。これにより、精密な位置合わせマークを形成することができる。
【００４９】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｊ）のようなものがある。
（ａ） 図１のレジストパターン形成方法では、工程４において照射マスク４を用いて微細化を必要とする箇所に選択的にレーザを照射するようにしているが、全体を微細化する場合には、照射マスク４を使用する必要はない。工程６の加熱処理を低温度で行うために、レジストパターンの全面にレーザを照射する場合にも、照射マスク４を使用する必要はない。
【００５０】
（ｂ） 図１のレジストパターン形成方法では、工程５において補正マスク５を用いて工程６の加熱処理の温度分布の不均一を補正するようにしているが、この加熱処理で均一な温度分布が得られるのであれば、この工程５の処理は不要である。
【００５１】
（ｃ） 図２のレジストパターン形成方法では、レジストパターン１０ａの形成後、このレジストパターン１０ａに対するレーザの照射を行っていないが、図１と同様に、微細パターンに対する選択的なレーザ照射と、加熱処理の温度分布補正のためのレーザ照射を行うようにしても良い。これにより、更に精密なレジストパターン１０ｂを形成することが可能となる。
【００５２】
（ｄ） 図３では、素子パターン２１，２２に対するダミーパターン２１ａ，２２ａの構成例を示したが、ホール、ダマシン（配線パターン）、トレンチ（素子分離パターン）、位置合わせマーク等のパターンに対しても同様に適用可能である。
【００５３】
（ｅ） 図３のダミーパターン２１ａ，２２ａは、矩形または線形となっているが、形状はこれに限定されない。即ち、加熱処理の後のレジストパターンが、所望の形状寸法となるように、ダミーパターンの形状を設定すれば良い。
（ｆ） 図４の素子パターン２ｙは円形となっているが、形状はこれに限定されない。
【００５４】
（ｇ） 例えば図２（５）の工程１６では、微細なレジストパターン１０ｂを形成するために、レジストパターン１０ａが溶融して間隙が狭くなるような加熱処理を行っているが、間隙を狭くする必要が無い場合でも、レジストパターン１０ａの表面の凹凸を無くして滑らかにするための加熱処理を行うようにしても良い。これにより、微細化に伴う光学コントラストの低下によってレジストパターン１０ａに生じたエッジラフネスや、定在波によるフリンジを整形して滑らかなレジストパターンを形成することができる。この場合の加熱温度は、表面だけを溶融すれば良いので、工程１６よりも低い温度で良い。
【００５５】
（ｈ） サーマルフローにおけるレジストパターンの寸法精度の向上について説明したが、これに限定するものではない。例えば、ドライエッチングやイオン注入用のレジストパターンのレジスト耐性を向上するためのキュア処理や、その他の目的でレジストを熱処理する場合にも同様に適用できる。
【００５６】
（ｉ） 半導体リソグラフィ工程における適用例を示したが、シリコンやガリウム・砒素等に限らず、マスク材料や液晶基板用のガラス材料類などにも適用できる。
（ｊ） レジスト材２は、露光された箇所が除去されるポジ型のものを説明したが、露光された箇所が残るネガ型のものでも、同様に適用可能である。
【００５７】
請求項１及び６に係る発明によれば、レジストパターンに対してレーザを照射し、ポジレジスト層を加熱処理してレジストパターンを変形させている。そのため、加熱処理によって容易にパターン間隔を縮小して、寸法精度の良い微細なレジストパターンを形成することができる。
請求項２に係る発明によれば、レーザの照射は、レジストパターンの一部に対して選択的に行う。これにより、部分的に微細パターンを有するレジストパターンを形成することができる。
請求項３及び４に係る発明によれば、レジストパターン形成と同時に、レジストパターンの周囲にダミーパターンを形成している。これにより、レジストパターンの熱による変形量が制約され、レジストパターンを設計どおりに容易に形成することが可能になる。
請求項５に係る発明によれば、ダミーパターンの形成は、ハーフトーン位相シフトマスクを用いて行う。これにより、予めダミーパターンを配置せずに、このダミーパターンと同様の働きをするディンプルパターンが形成される。従って、レジストパターンの熱による変形量が制約され、レジストパターンを設計どおりに容易に形成することが可能になる。
【００５８】
即ち、第１の発明によれば、第１のレジストパターンに光エネルギを照射して、フォトレジストの溶融温度を低下させる照射処理を行っている。これにより、加熱処理によって容易にパターン間隔を縮小して、寸法精度の良い微細な第２のレジストパターンを形成することができる。
第２の発明によれば、第１の発明の照射処理において、遮光性のマスクの介して選択的に光エネルギを照射するようにしている。これにより、部分的に微細パターンを有する第２のレジストパターンを形成することができる。
【００５９】
第３の発明によれば、第１または第２の発明の照射処理において、加熱処理時の温度分布を補正するために、第１のレジストパターン各部に対する光エネルギの照射量を加減するようにしている。これにより、加熱処理時の温度分布に影響されずに、寸法精度の良い微細な第２のレジストパターンを形成することができる。
【００６０】
第４の発明によれば、第１及び第２の塗布処理によって、半導体基板上に溶融温度の低い第１のフォトレジストと、溶融温度の高い第２のフォトレジストを順次塗布している。これにより、加熱処理において第１のレジストパターンが均一に熱変形し、寸法精度が良く微細な第２のレジストパターンを得ることができる。
【００６１】
第５の発明によれば、第１〜第４の発明の露光処理において、所定のパターンの外側に加熱処理で第１のレジストパターンが熱変形したときに消滅する程度の寸法のダミーパターンを配置したフォトマスクを用いている。これにより、第１のレジストパターンの熱による変形量が制約され、第２のレジストパターンを設計どおりに容易に形成することが可能になる。
【００６２】
第６の発明によれば、第１〜第４の発明の露光処理において、ハーフトーン位相シフトマスクを用いている。これにより、予めダミーパターンを配置せずに、このダミーパターンと同様の働きをするディンプルパターンが形成され、第５の発明と同様の効果が得られる。
【００６３】
第７の発明によれば、加熱処理において、第１のレジストパターンの表面を平滑化して第２のレジストパターンを形成するようにしている。これにより、凹凸のない滑らかな寸法精度の良いレジストパターンが得られる。
【００６４】
第８の発明によれば、第１〜第７の発明の塗布処理において、位置合わせマーク形成箇所のフォトレジストを他の箇所よりも薄く塗布するようにしている。これにより、位置合わせマーク形成箇所のフォトレジストの加熱処理による変形量が少なくなり、精密な位置合わせマークを有するレジストパターンが得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すレジストパターン形成方法の工程図である。
【図２】本発明の第２の実施形態を示すレジストパターン形成方法の工程図である。
【図３】本発明の第３の実施形態を示す回路パターンマスクの一例の平面図である。
【図４】本発明の第４の実施形態において、ハーフトーン位相シフトマスクを用いて露光処理を行ったときに得られるレジストパターン２ｘの一例を示す平面図である。
【図５】本発明の第５の実施形態を示す位置合わせマークの一例の断面図である。
【符号の説明】
１ シリコン基板
２，１１，１２，１３ レジスト材
２ａ，２ｂ，２ｘ，１０ａ，１０ｂ レジストパターン
２ｙ，２１，２２ 素子パターン
２ｚ ディンプルパターン
３，２０ 回路パターンマスク
４ 照射マスク
５ 補正マスク
６ ホットプレート
１０ 積層レジスト材
２１ａ，２２ａ ダミーパターン
Claims (6)
- 半導体基板上にポジレジスト層を形成する工程と、
前記ポジレジスト層に対してレーザを照射して露光し、現像処理を行ってレジストパターンを形成する工程と、
前記レジストパターンに対して前記レーザを照射する工程と、
前記ポジレジスト層を加熱して前記レジストパターンを変形させる工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記レジストパターンに対して行う前記レーザの照射は、前記レジストパターンの一部に対して選択的に行うことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記レジストパターン形成と同時に、前記レジストパターンの周囲にダミーパターンを形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記ダミーパターンを複数形成することを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記ダミーパターンの形成は、ハーフトーン位相シフトマスクを用いて行うことを特徴とする請求項３または４に記載の半導体装置の製造方法。
- 前記レーザがＫｒＦエキシマレーザであることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000125572A JP4308407B2 (ja) | 2000-04-26 | 2000-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000125572A JP4308407B2 (ja) | 2000-04-26 | 2000-04-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001307993A JP2001307993A (ja) | 2001-11-02 |
| JP4308407B2 true JP4308407B2 (ja) | 2009-08-05 |
Family
ID=18635503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000125572A Expired - Fee Related JP4308407B2 (ja) | 2000-04-26 | 2000-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4308407B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4218476B2 (ja) | 2003-09-12 | 2009-02-04 | 沖電気工業株式会社 | レジストパターン形成方法とデバイス製造方法 |
| JP3774713B2 (ja) * | 2003-10-15 | 2006-05-17 | 株式会社東芝 | コンタクトホールの形成方法 |
| JP2006196545A (ja) * | 2005-01-11 | 2006-07-27 | Toshiba Corp | 半導体装置の製造方法 |
| JP4659473B2 (ja) * | 2005-02-02 | 2011-03-30 | Ｏｋｉセミコンダクタ株式会社 | フォトレジストパターンの形成方法、回折格子の製造方法及び半導体装置の製造方法 |
| JP4954693B2 (ja) * | 2006-12-21 | 2012-06-20 | 東京エレクトロン株式会社 | 基板の処理方法、基板の処理システム及びプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| JP5145152B2 (ja) * | 2008-07-28 | 2013-02-13 | 東京エレクトロン株式会社 | 回路パターンの補正方法及びその装置 |
| JP5361406B2 (ja) * | 2009-01-20 | 2013-12-04 | 株式会社東芝 | 半導体装置の製造方法 |
| US20140011373A1 (en) * | 2011-12-28 | 2014-01-09 | Aravind Killampalli | Annealing a sacrificial layer |
| US9224602B2 (en) | 2011-12-29 | 2015-12-29 | Intel Corporation | Sub-second annealing lithography techniques |
| CN103207527B (zh) * | 2012-01-16 | 2016-08-10 | 昆山允升吉光电科技有限公司 | 一种掩模板的曝光处理方法 |
| JP6450333B2 (ja) * | 2015-04-30 | 2019-01-09 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及び基板処理システム |
-
2000
- 2000-04-26 JP JP2000125572A patent/JP4308407B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001307993A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3774713B2 (ja) | コンタクトホールの形成方法 | |
| JP4308407B2 (ja) | 半導体装置の製造方法 | |
| EP0037708B1 (en) | Method of forming patterns | |
| US4988609A (en) | Method of forming micro patterns | |
| KR100324440B1 (ko) | 치수 정밀도가 높은 포토마스크를 형성할 수 있는 포토마스크형성 방법 및 열처리장치 | |
| KR100291331B1 (ko) | 반도체소자의제조장비및이를이용한반도체소자의패턴형성방법 | |
| US20040256356A1 (en) | Photolithographic mask | |
| JP2001326153A (ja) | レジストパターンの形成方法 | |
| KR100785186B1 (ko) | 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법 | |
| KR100855851B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100465067B1 (ko) | 노광 마스크, 이의 제조 방법 및 이를 이용한 감광막 패턴형성 방법 | |
| TWI638243B (zh) | 烘烤方法 | |
| JP2000182940A (ja) | レジストパターン形成方法 | |
| JPS63220523A (ja) | 半導体装置の製造方法 | |
| JP2867975B2 (ja) | レジストパターンの形成方法 | |
| KR100854859B1 (ko) | 반도체 소자의 노광 마스크 및 이를 이용한 감광막 패턴형성 방법 | |
| JP2017162926A (ja) | パターン形成方法 | |
| TWI284251B (en) | Reticle and method for manufacturing semiconductor device using the same | |
| KR0126878B1 (ko) | 크롬마스크를 이용한 하프-톤 마스크 제작방법 | |
| JPH0527413A (ja) | 露光装置用ホトマスク | |
| KR20060053065A (ko) | 광 조사를 통한 보정을 사용하여 미세 패턴들을 형성하는방법들 | |
| TWI259523B (en) | Method for forming photoresist pattern and method for trimming photoresist pattern | |
| JPS58153932A (ja) | 写真蝕刻方法 | |
| KR20030092865A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPH0864508A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090311 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090501 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |