CN1753162A - 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构 - Google Patents

在半导体器件的双镶嵌结构中降低接触电阻的方法和结构 Download PDF

Info

Publication number
CN1753162A
CN1753162A CNA2004100666644A CN200410066664A CN1753162A CN 1753162 A CN1753162 A CN 1753162A CN A2004100666644 A CNA2004100666644 A CN A2004100666644A CN 200410066664 A CN200410066664 A CN 200410066664A CN 1753162 A CN1753162 A CN 1753162A
Authority
CN
China
Prior art keywords
interlayer dielectric
covers
barrier layer
layer
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100666644A
Other languages
English (en)
Other versions
CN100356545C (zh
Inventor
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2004100666644A priority Critical patent/CN100356545C/zh
Priority to US10/969,886 priority patent/US8158520B2/en
Publication of CN1753162A publication Critical patent/CN1753162A/zh
Application granted granted Critical
Publication of CN100356545C publication Critical patent/CN100356545C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种具有新接触特征的集成电路器件结构。该结构包括衬底，覆盖衬底上的电介质层，和覆盖电介质层上的金属互连。围绕着金属互连形成第一中间电介质层。第二中间电介质层覆盖在第一中间电介质层上。在第二中间电介质层的上部内形成沟槽开口。第一阻挡层位于沟槽开口内并覆盖在沟槽开口上。介层洞空隙位于所述第二中间电介质层的下部内。第二中间电介质层下部耦合到第二中间电介质层上部。第二阻挡层设在介层洞空隙的空隙内，并覆盖在介层洞空隙的空隙上以及第一阻挡层上。第二阻挡的定向的部分或全部移除形成了低接触阻抗结构。铜材料被形成覆盖在第一阻挡层和第二阻挡层上，以基本填充第二中间电介质层内的介层洞空隙和沟槽。

Description

在半导体器件的双镶嵌结构中降低接触电阻的方法和结构
技术领域
本发明涉及集成电路以及制造半导体器件的集成电路加工方法。更具体地说，本发明涉及一种用于制造集成电路中双镶嵌金属互连的电容结构的方法和器件。仅仅作为示例来说，本发明已经应用在如复合信号器件的复杂集成电路器件中的铜双镶嵌结构。但是可以理解，本发明具有更广的应用范围。例如，本发明可以应用在其他类型的金属层上，如钨、铝或其他金属。
背景技术
集成电路已经从制造在单个硅芯片上的少数的互连器件发展到数百万个器件。传统的集成电路具有的性能和复杂度已远远超过了当初的想象。为了实现复杂度和电路密度(即，能够被制造到给定芯片面积上的器件的数量)的提高，对于每一代集成电路，最小器件特征的尺寸(也被称为器件“几何”)变得越来越小。目前生产的半导体器件其特征尺寸已小至1/4微米以下。
不断增长中的电路密度已不仅提高了集成电路的复杂度和性能，而且也为客户提供了更便宜的部件。一套集成电路或芯片制造设备可能花费成百上千万，甚至十几亿美元。每套制造设备有一定的晶圆产出量，并且在每片晶圆上将会有一定数量的集成电路。因此，通过使集成电路的个体器件更小，更多的器件可以被制作在一片晶圆上，这样就可以增加制造设备的产量。要使器件更小是很有挑战性的，因为集成电路制造中的每一种工艺都存在一个极限。那也就是说，通常一种给定的工艺只能处理到某一特定的特征尺寸，这样不是加工方法就是器件的布局需要被改变。一种考虑较小特征尺寸的技术的例子被称为双镶嵌结构。这样的镶嵌结构通常由用于传统集成电路器件的多层互连设计的铜材料做成。高速微处理器以及其他器件已经采用了这种镶嵌结构。
双镶嵌结构包括在单独金属工艺中由金属填充的金属沟槽和一个介层洞。虽然这种结构具有许多优点，但也具有缺陷。例如，这种镶嵌结构包括存在自身迁移的铜材料，该铜材料与相邻电介质材料会引起问题。因此，经常采用阻挡(barrier)金属层来保持铜不与电介质材料接触。遗憾的是，阻挡金属层会增加镶嵌结构内的阻抗。也就是说，位于介层洞(via)与较低的金属接触间的阻挡金属层增加阻抗，这可能不利于集成电路的操作和可靠性。镶嵌结构也比较难与其他器件元件集成。这些和其它的缺陷将会贯穿本说明书以及下面更具体的进一步详细描述。
从上面可以看出，需要一种改进的技术，用于加工包括互连结构的半导体器件。
发明内容
根据本发明，提供了用于制造半导体器件的制造技术。更具体的说，本发明提供一种用于制造用于集成电路的双镶嵌金属互连中的电容结构的方法和器件。仅仅作为示例来说，本发明已经应用在如复合信号器件的复杂集成电路器件中的铜双镶嵌结构。但是可以理解，本发明具有更广的应用范围。例如，本发明可以应用在其他类型的金属层上，如钨、铝或其他金属。
在一个具体实施例中，本发明提供一种具有新的介层洞至金属接触特征的集成电路器件结构。所述结构包括一个衬底(如硅晶圆)，一个覆盖在所述衬底之上的电介质层，和一个覆盖在所述电介质层之上的金属互连(例如，铜、钨、铝)。一个第一中间电介质层被形成围绕着所述金属互连，即金属一。一个具有预定厚度的第二中间电介质层覆盖在所述第一中间电介质层和金属一之上，一个具有第一宽度的沟槽开口，即金属二沟槽，被形成在所述第二中间电介质层的上部内。一个第一阻挡层(例如，SiN、TiSiN、TaSiN、Ta、Ti、Mo、W、MoN、TiN、包括这些材料的组合物)位于所述具有第一宽度的沟槽开口内，并覆盖在所述具有第一宽度的沟槽开口之上。所述阻挡层的优选厚度在5-50nm范围内。所述沉积技术可以是化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、离子溅射、电子束蒸发、或他们的组合。一个具有第二宽度的介层洞空隙，即介层洞一，位于所述第二中间电介质层的下部内，即所述金属二沟槽开口的底部。所述介层洞一宽度小于或等于所述金属二宽度。所述第二中间电介质层下部耦合到所述第二内层电介质层的预定厚度内的所述第二中间电介质层上部。一个比所述第一阻挡层薄3nm到30nm的第二阻挡层位于所述介层洞空隙的空隙内并覆盖在所述介层洞空隙的空隙之上以及覆盖在包括金属二沟槽内的第一阻挡层之上。阻挡材料可以是SiN、TiSiN、TaSiN、Ta、Ti、Mo、W、MoN、TiN、包括这些材料的组合物。所述沉积技术可以是CVD、PVD、离子溅射、电子束蒸发、或他们的组合。阻挡层的优选厚度在3-30nm范围内。一个铜材料被形成覆盖在所述第一阻挡层和所述第二阻挡层之上，以基本填充所述第二中间电介质层内的所述介层洞空隙和沟槽。优选的，所述铜材料包括通过化学气相沉积和/或物理气相沉积或其他类似技术沉积的籽晶层。铜填充材料然后电镀覆盖到籽晶层之上。这个实施例通过在介层洞底部调整所述第二屏阻挡层的厚度可以使所述阻挡层的层厚度远小于传统方法，从而降低介层洞到下面金属接触的阻抗。
在另一个具体实施例中，本发明提供一种加工集成电路器件的方法。所述方法包括提供一个衬底和形成一个覆盖在所述衬底之上的电介质层。所述方法还包括形成一个覆盖在所述电介质层之上的金属互连和形成一个围绕金属互连并与其共平面的第一中间电介质层。所述方法包括在形成一个覆盖在所述第一中间电介质层之上并具有预定厚度的第二中间电介质层。一个具有第一宽度的沟槽开口，即金属二沟槽，被形成在所述第二中间电介质层的上部内。一个第一阻挡层(例如，SiN、TiSiN、TaSiN、Ta、Ti、Mo、W、MoN、TiN、包括这些材料的组合物)被形成在所述具有第一宽度的沟槽开口内并覆盖在所述具有第一宽度的沟槽开口，即金属二沟槽之上。沉积技术可以是CVD、PVD、离子溅射、电子束蒸发、或他们的组合并具有优选的厚度在5-50nm之间变化。所述方法在所述第二中间电介质层下部、所述金属二槽空隙的底部形成具有第二宽度的介层洞一空隙，其穿过沟槽开口。所述介层洞一的宽度小于或等于所述金属二沟槽的宽度。所述第二中间电介质层下部耦合到所述第二中间电介质层的预定厚度内的所述第二中间电介质层上部。所述方法在所述介层洞一空隙的空隙内形成一个覆盖在所述介层洞一空隙的空隙上以及覆盖在所述包括金属二沟槽在内的所述第一阻挡层之上的第二阻挡层。阻挡材料可以是SiN、TiSiN、TaSiN、Ta、Ti、Mo、W、MoN、TiN、包括这些材料的组成物。沉积技术可以是CVD、PVD、离子溅射、电子束蒸发、或他们的组合。所述阻挡层的优选厚度在5-50nm范围内。将所述介层洞一内的所述第二阻挡层部分移除的反应离子刻蚀(reactive ion etch，RIE)工艺被执行。这个步骤有效地降低在所述介层洞一底部的阻挡厚度，其中只有所述第二阻挡被应用。同时，所述结构的其他部分仍然至少由第一阻挡层和可能是第二阻挡层的一部分覆盖。一个铜材料被形成覆盖在所述第一阻挡层和位于介层洞和沟槽侧壁边的第二阻挡层之上，以基本填充所述第二中间电介质层内的介层洞空隙和沟槽。优选的，铜材料包括通过化学气相沉积和/或物理气相沉积或其他类似技术沉积的籽晶层。铜填充材料然后被电镀到所述籽晶层之上。这个实施例使阻挡层的厚度远薄于传统方法，并因此降低了介层洞接触阻抗。
在又一个具体实施例中，本发明提供一种加工集成电路器件的方法。所述方法包括提供一个衬底，其包括含硅材料。所述方法包括形成一个覆盖在所述衬底之上的第一中间电介质层，以及在第一中间电介质内形成一个与其共平面的金属互连。所述方法包括形成一个覆盖在所述第一中间电介质层之上并具有预定厚度的第二中间电介质层。一个具有第一宽度的沟槽开口，即金属二沟槽，被形成在所述第二中间电介质层的上部至表面区域内。在所述具有第一宽度的沟槽内部形成覆盖所述具有第一宽度的沟槽上的第一阻挡层(例SiN、TiSiN、TaSiN、Ta、Ti、Mo、W、MoN、TiN、包括他们的合成物)。所述方法在所述第二中间电介质层的下部形成一个通过金属二沟槽开口的介层洞一空隙。所述介层洞一宽度小于或等于所述金属二沟槽宽度。所述第二中间电介质层下部耦合到所述第二内层电介质层的预定厚度内的所述第二中间电介质层上部。所述方法在所述介层洞一空隙的空隙内形成一个覆盖在所述介层洞一空隙的空隙之上以及覆盖在所述包括金属二沟槽在内的所述第一阻挡层之上的第二阻挡层。阻挡材料可以是SiN、TiSiN、TaSiN、Ta、Ti、Mo、W、MoN、TiN、包括这些材料的组成物。沉积技术可以是CVD、PVD、离子溅射、电子束蒸发、或他们的组合。所述阻挡层的优选厚度在5-50nm范围内。所述第一阻挡层和所述第二阻挡层基本覆盖所述沟槽的内部，所述第二阻挡层覆盖所述第二中间电介质层内的所述介层洞一空隙。将所述介层洞一内的所述第二阻挡层完全移除的各向异性RIE工艺被执行。这个步骤有效地移除所述介层洞一底部的所述第二阻挡，但保留所述介层洞一侧壁上的所述第二阻挡层。所述第一阻挡层和所述第二阻挡层的厚度可选择使在RIE后所述结构的其他部分仍然至少由所述第一阻挡层完全覆盖。一个铜材料被形成覆盖在所述第一阻挡层和所述介层洞侧壁上的第二阻挡层的保留部分，以基本填充所述第二中间电介质层内的接触窗和沟槽。所述方法抛光铜材料的上部。优选的，铜材料包括通过化学气相沉沉和/或物理气相沉积或其他类似技术沉积的籽晶层。铜填充材料然后被电镀到籽晶层上。这个实施例使得铜与铜直接接触，因此极大地降低介层洞接触阻抗和改进互连的可靠性。
通过本发明，实现了许多优于传统技术的优点。例如，本技术易于使用依赖于传统技术的工艺。在一些实施例中，本方法提高了每个晶圆上的芯片的器件成品率。此外，本方法提供了与传统工艺相兼容的工艺，而基本不用对现有的设备或工艺进行改动。优选的，本发明还可以应用到各种应用领域，如存储器、ASIC、微处理器和其他器件。优选的，本发明提供一种与传统器件相比具有较小阻抗和较明显改善互连可靠性性能的介层洞结构的制造方法。根据实施例，可以实现一个或多个这些优点。在本说明书的下文中，将详细描述这些以及其它的优点。
参考下文详细的描述和附图，可以更全面地理解本发明的各种其它目的、特征和优点。
附图说明
图1至图6是根据本发明一个实施例图示了制造双镶嵌互连结构的方法的简化横截面示意图；
图7至图13是根据本发明另一实施例图示了制造双镶嵌互连结构的方法的简化横截面示意图。
具体实施方式
根据本发明，提供一种用于制造半导体器件的技术。更具体的说，本发明提供了一种用于制造集成电路的金属互连中的沟槽第一双镶嵌结构(trench first dual damascene structure)中的低介层洞与金属接触阻抗的方法和器件。仅仅作为示例来说，本发明已经应用在如复合信号器件的复杂集成电路器件中的铜双镶嵌结构中。但是可以理解，本发明具有更广的应用范围。例如，本发明可以应用在其他类型的金属层上，如钨、铝或其他金属。
一种用于制造用于集成电路的互连中的沟槽第一双镶嵌结构的方法被提供如下：
1.提供一个半导体衬底，例如，硅晶圆；
2.形成一个覆盖在所述半导体衬底之上的电介质层；
3.平面化所述电介质层；
4.图案化所述电介质层，以形成沟槽区域；
5.用金属填充材料填充所述沟槽区域；
6.平面化所述电介质层和图案化的金属层，以暴露所述金属层的上部；
7.形成一个覆盖在所述平面化电介质层和图案化金属层之上的覆盖层(capping layer)；
8.形成一个覆盖在所述覆盖层之上的中间电介质层；
9.掩模所述中间电介质层；
10.在所述电介质层内蚀刻图案，以在所述中间电介质层的上部内形成沟槽结构；
11.剥离所述光阻罩(photoresist mask)；
12.在所述沟槽结构内形成阻挡金属层；
13.用介层洞图案(via patterns)掩模所述沟槽结构；
14.蚀刻一个通过所述阻挡金属层的下部以及通过每个所述沟槽结构中的所述覆盖层的一部分的接触窗(contact opening)，以暴露所述金属层的一部分；
15.剥离所述光阻罩；注意这个步骤可以单独地执行，即在步骤14中打开(opening)覆盖层之前剥离光阻，然后进一步蚀刻以打开覆盖层来防止在保护层剥离过程中暴露下面的金属；
16.形成一个阻挡金属层，在所述接触窗内部、覆盖在所述金属层的所述暴露部分之上、以及覆盖在所述沟槽结构内的阻挡金属层之上；
17.进行反应离子刻蚀，以在介层洞底部不同程度地降低阻挡层厚度；
18.用铜填充材料填充所述接触窗和沟槽区域；
19.平面化铜填充材料；
20.执行其他需要的步骤。
上述步骤序列用于在双镶嵌式金属互连内形成介层洞结构。如所示，所述方法用到至少两个阻挡金属层结构。本方法提供了一个最终结构，其改善了金属填充层和下面的金属互连层之间的接触阻抗。在本说明书以及下文的详细描述中可以提供本方法的进一步描述。
图1至图6是根据本发明一个实施例图示了制造双镶嵌互连结构的方法100的简化横截面示意图。这些示图仅仅作为示例，而不应作为对这里的权利要求的范围的限制。本领域普通技术人员将能看出许多变化、替换和修改。如所示，所述方法提供一个半导体衬底101，例如，硅晶圆、绝缘体上的硅。在一个具体实施例中，所述方法形成一个覆盖在所述衬底之上的电介质层103。所述电介质层是适宜的材料，如二氧化硅，氮化硅、硼磷硅玻璃(borophosphosilicate glass，BPSG)、氟化玻璃(fluorinecontaining silicon glass，FSG)、含碳氧化硅(carbon containing siliconoxide)、如易流动氧化物(flowable oxide，FOX)的旋涂式材料(spin-onmaterials)、丝(silk)、商标为陶氏化学的磷硅玻璃(phosphosiliocateglass，PSG)、低K材料或其它类似材料。所述电介质层上图案化有沟槽区域，该沟槽区域将支撑互连结构。一个金属层105填充所述沟槽区域。优选的，所述金属是铜，但可以理解的是，也可以采用其他金属，例如钨、铝、多晶硅以及金。所述金属用化学机械抛光(Chemical mechanicalplanarization，CMP)或类似技术平面化。可选的，所述方法形成一个覆盖在所述半导体衬底之上的电介质层。所述方法形成覆盖在所述电介质层之上的金属层。所述金属层被图案化，一个电介质层被形成围绕在所述图案化的金属层周围。所述方法平面化所述电介质层和图案化的金属层，以将暴露所述金属层的上部。
在一个具体实施例中，一个覆盖层109被形成覆盖在所述平面化的电介质层和图案化的金属层之上。所述覆盖层由一种适宜材料形成，该材料通常比下面的电介质层稠密(denser)。所述覆盖层优选的是氮化硅、非晶碳化硅或类似材料。所述氮化硅或非晶碳化硅利用等离子体增强化学气相沉积(plasma enhanced CVD，PECVD)技术进行沉积，但也可以采用其他技术。根据应用，所述覆盖层也可以由多层构成。如所示，所述覆盖层密封了下面的金属层和电介质层。
所述方法形成一个覆盖在所述覆盖层之上的中间电介质层111。所述中间电介质层由适宜材料制成，如二氧化硅、氮化硅、氟化玻璃(FSG)、含碳的氧化硅、如易流动氧化物的旋涂式材料(FOX)、丝、商标为陶氏化学的磷硅玻璃(BPSG)、磷酰硅酸玻璃(PSG)、低K材料或其它类似材料。所述中间电介质层包括在一个厚层材料内部的上部和下部。所述上部包括平面化的表面区域113。一个光阻罩层115被形成覆盖在所述中间电介质层111之上。所述电介质层图案化有沟槽区域，该沟槽区域将支撑互连结构，如图2所示。所述沟槽区域形成在厚层的上部内，并耦合到所述中间电介质层的表面。根据具体实施例，沟槽区域包括一个预定的宽度和深度。在将光图案(photo pattern)转移到中间电介质的反应离子刻蚀(RIE)之后，用灰化技术(ashing techniques)将光阻罩剥离。
所述方法在所述沟槽区域内形成一个阻挡金属层203。所述阻挡金属层沿着沟槽区域的侧边和底部201排列。优选的，所述阻挡金属层作为将上层金属层和中间电介质材料分开的一个衬垫。所述阻挡金属层由适宜的材料制成，例如钽、氮化钽、钛、氮化钛、钨、SiN、TiSiN、TaSiN、Mo、W、WN、MoN、上述这些材料的合成物以形成层状结构以及其他类似材料。优选的，所述阻挡金属层是利用PVD工艺沉积的钽、氮化钽。
请参照图3所示，所述方法形成一个覆盖在所述沟槽结构和中间电介质层的部分之上的掩蔽层(masking layer)301。所述掩蔽层暴露出沟槽区域的下部305。所述掩蔽层覆盖沟槽区域的边缘，其覆盖方式使得所述被暴露的下部具有小于或等于沟槽区域横截面的面积。如所示，所述阻挡金属层被暴露出。所述暴露出的阻挡金属层将被蚀刻，以在沟槽区域内形成一个接触结构。
在一个具体实施例中，所述方法蚀刻所述暴露的阻挡金属层，以形成接触窗403，如图4所示。每一接触窗都透过所述中间电介质层的下部、所述暴露的阻挡金属层和所述覆盖层的一部分而形成。优选的，所述金属层401的一部分被暴露。根据本实施例，可以采用各蚀刻技术。例如，可采用通过含氟和/或氯的化学品的反应离子刻蚀的离子蚀刻技术进行蚀刻。可选择的，可采用离子束溅射法进行蚀刻。蚀刻技术被优选选择并且在下面的金属层暴露时停止。单一的蚀刻工艺或多步蚀刻工艺可用于形成接触窗。当然，具体的蚀刻工艺依据本实施例的不同因素而定。如所示，所述方法在下一工艺前剥离光阻罩。
请参照图5所示，所述方法在接触窗内形成一个阻挡金属层501。所述阻挡金属层被形成覆盖在所述金属层的所述暴露部分之上，覆盖在所述沟槽结构中的所述电介质层的上部上面的所述阻挡金属层之上，覆盖在所述中间电介质层的所述下部内的所述接触窗之上。如所示，接触窗包括单一或多层阻挡金属层，且沟槽区域包括堆叠在一起的多层(例如，二层)阻挡金属层。优选的，所述阻挡金属层沿着所述底部区域较薄。所述较薄的阻挡金属层导致所述金属层的上部和下部之间的接触阻抗降低。所述阻挡金属层的厚度根据具体应用和前面部分所给的实施例变化。所述阻挡金属层还覆盖在所述金属层的所述暴露区域。优选的，所述阻挡金属层501和阻挡金属层203在每一个沟槽和接触窗结构内形成一个衬垫。
所述方法然后用铜填充材料来填充接触窗和沟槽区域，如图6所示。优选的，所述金属为铜，但可以理解，也可以采用其他金属，如钨、铝、多晶硅和金。所述铜填充材料可以采用电镀工艺、沉积工艺和/或溅射工艺来沉积。优选的，铜材料包括一个籽晶层，该籽晶层通过化学气相沉积和/或物理气相沉积或其他类似技术来沉积。所述铜填充材料然后电镀覆盖到籽晶层之上。然后，所述金属用化学机械抛光或其他类似技术进行抛光。根据本实施例，所述方法然后执行其他步骤，例如所需的清洗或金属表面处理。
虽然已经根据具体实施例示出上面内容，但可以有其它的修改，替代和变化。例如，一定的步骤可以被结合或分开。在不脱离权利要求的范围可以增加其他步骤。还应当理解，这里所描述的示例和实施例只是为了说明的目的，本领域的普通技术人员可以根据上述实施例对本发明进行各种修改和变化。这些修改和变化都在本申请的精神和范围内，并且也在所附权利要求的范围内。
用于制造集成电路的双镶嵌互连的介层洞结构的另一方法可以如下所述：
1.提供一个半导体衬底，例如，硅晶圆；
2.形成一个覆盖在所述半导体衬底之上的电介质层；
3.平面化所述电介质层；
4.图案化所述电介质层，以形成沟槽区域；
5.用金属填充材料填充所述沟槽区域；
6.平面化所述电介质层和图案化的金属层，以暴露所述金属层的上部；
7.形成一个覆盖在所述平面化的电介质层和图案化的金属层之上的覆盖层；
8.形成一个覆盖在所述覆盖层之上的中间电介质层；
9.掩模所述中间电介质层；
10.在所述电介质层内蚀刻图案，以在中间电介质层的上部内形成沟槽结构；
11.剥离所述光阻罩；
12.在所述沟槽结构内和所述电介质层表面上形成阻挡金属层；
13.图案化掩盖所述接触(介层洞)结构；
14.透过一个阻挡金属层以及该阻挡金属层的下部，并透过每个所述沟槽结构内的所述覆盖层的一部分蚀刻出接触窗，以暴露所述金属层的一部分；
15.剥离所述光阻罩；
16.在所述接触窗内形成一个阻挡金属层，所述阻挡金属层覆盖在所述金属层的所述暴露部分之上以及覆盖在所述沟槽结构内的阻挡金属层之上；
17.剥离所述光阻层；
18.蚀刻所述阻挡金属层的下部，以降低所述阻挡金属的厚度或暴露所述金属层；
19.用铜填充材料填充接触窗和沟槽区域；
20.平面化所述填充材料；
21.执行其他需要的步骤。
上述步骤序列用于在双镶嵌式金属互连内形成介层洞结构。如所示，所述方法用到至少两个阻挡金属层结构。本方法提供了一个最终结构，其在改进了金属填充层和下面的金属互连层之间的接触阻抗。优选的，所述金属填充层与下面的金属层直接接触。在本说明书以及下文的详细描述中可以提供本方法的进一步描述。
图7到图13是根据本发明一个实施例图示了制造双镶嵌互连结构的方法100的简化横截面示意图。这些示图仅仅作为示例，而不应作为对这里的权利要求的范围的限制。本领域普通技术人员将能看出许多变化、替换和修改。这些图中的类似标号与其他标号一样，并不意图限制本发明。如所示，所述方法提供一个半导体衬底101，例如，硅晶圆、绝缘体上的硅。在一个具体实施例中，所述方法形成一个覆盖在所述衬底之上的电介质层103。所述电介质层是适宜的材料，如二氧化硅、氮化硅、氟化玻璃(FSG)、磷硅玻璃(BPSG)、如易流动氧化物的旋涂式材料(FOX)、丝、含碳的氧化硅、磷酰硅酸玻璃(PSG)、低K材料或其它类似材。所述电介质层上图案化有沟槽区域，该沟槽区域将支撑互连结构。一个金属层105填充所述沟槽区域。优选的，所述金属是铜，但可以理解的是，也可以采用其他金属，例如钨、铝、多晶硅以及金。所述金属用化学机械抛光或类似技术平面化。可选的，所述方法形成一个覆盖在所述半导体衬底之上的电介质层。所述方法形成覆盖在所述电介质层之上的金属层。所述金属层被图案化，一个电介质层被形成围绕在所述图案化的金属层周围。所述方法平面化所述电介质层和图案化的金属层，以将暴露所述金属层的上部。
在一个具体实施例中，一个覆盖层109被形成覆盖在所述平面化的电介质层和图案化的金属层之上。所述覆盖层由一种适宜材料形成，该材料通常比下面的电介质层稠密。所述覆盖层优选的是氮化硅、非晶碳化硅或类似材料。所述氮化硅或非晶碳化硅利用CVD或PECVD，但也可以采用其他技术进行沉积。根据应用，所述覆盖层也可以由多层构成。如所示，所述覆盖层密封下面的金属层和电介质层。
所述方法形成一个覆盖在所述覆盖层之上的中间电介质层111。所述中间电介质层由适宜材料制成，如二氧化硅、氮化硅、氟化玻璃、如易流动氧化物的旋涂式材料、丝、含碳的氧化硅、硼磷硅玻璃、磷酰硅酸玻璃(PSG)、低K材料或类似材料。所述中间电介质层包括在一厚层材料内的上部和下部。所述上部包括平面化的表面区域。一个光阻罩层115被形成覆盖在所述中间电介质层之上。所述电介质层图案化有沟槽区域，该沟槽区域将支撑互连结构，如图8所示。所述沟槽区域形成在所述厚层的上部内，并耦合到所述中间电介质层的表面。根据具体实施例，沟槽区域包括一个预定的宽度和深度。在反应离子刻蚀之后，用灰化技术将光阻罩剥离。
所述方法在所述沟槽区域内形成一个阻挡金属层203。所述阻挡金属层沿着沟槽区域的侧边和底部201排列。优选的，所述阻挡金属层作为将上层金属层和中间电介质材料分开的一个衬垫。所述阻挡金属层由适宜的材料制成，例如SiN、TiSiN、TaSiN、Ta、Ti、Mo、W、TaN、WN、MoN、TiN、上述这些材料的合成物以形成层状结构以及其他类似材料。优选的，所述阻挡金属层是利用PVD工艺沉积的钽、氮化钽。
请参照图9所示，所述方法形成一个覆盖在所述沟槽结构和中间电介质层的部分之上的掩蔽层301。所述掩蔽层暴露出沟槽区域的所述下部305。所述掩蔽层覆盖沟槽区域的边缘，其覆盖方式使得所述暴露的下部具有小于或等于沟槽区域横截面的面积。如所示，所述阻挡金属层被暴露出。所述暴露出的阻挡金属层将被蚀刻，以形成沟槽区域内的接触结构。
在一个具体实施例中，所述方法蚀刻所述暴露的阻挡金属层，以形成接触窗403，如图10所示。每一接触窗都透过所述中间电介质层的下部、透过所述暴露的阻挡金属层和所述覆盖层的一部分而被形成。优选的，所述金属层的一部分401被暴露。根据本实施例，可以采用各蚀刻技术。例如，蚀刻可采用通过含氟和/或氯的化学品的反应离子刻蚀的离子蚀刻技术。可选择的，蚀刻可采用离子束溅射法。蚀刻技术被优选采用且在下面的金属层暴露时停止。单一的蚀刻工艺或多步蚀刻工艺可用于形成接触窗。当然，具体的蚀刻工艺依据本实施例的不同因素而定。如所示，所述方法在下一工艺前剥离光阻罩。
请参照图11所示，所述方法在接触窗内形成一个阻挡金属层501。所述阻挡金属层被形成覆盖在所述金属层的所述暴露部分之上，覆盖在所述沟槽结构中的所述电介质层的上部上面的所述阻挡金属层之上，覆盖在所述中间电介质层的所述下部内的所述接触窗之上。如所示，接触窗包括单一或多层阻挡金属层，且沟槽区域包括堆叠在一起的多层(例如，二层)阻挡金属层。所述阻挡金属层还覆盖在所述金属层的所述暴露区域之上。优选的，所述阻挡金属层501和阻挡金属层203在每一个沟槽和接触窗结构内形成一个衬垫。
请参照图12所示，依据应用，所述方法移除所述阻挡金属层的一个接触区域，以降低阻挡层501的厚度或暴露所述金属层。优选的，所述方法无须利用光罩层，而采用执行覆盖层蚀刻工艺。这种覆盖层蚀刻工艺优选的是定向的。定向蚀刻除了别的以外还包括反应离子刻蚀、等离子体刻蚀、离子束溅射法、这些工艺的任何组合或类似工艺。如所示，所述阻挡金属层的所述下部被暴露，而在接触窗和沟槽区域边缘的阻挡金属层保持原封不动。所述方法继续到在下面详细描述的下一工艺。
所述方法然后用铜填充材料来填充接触窗和沟槽区域，如图13所示。优选的，所述金属为铜，但可以理解，也可以采用其他金属，如钨、铝、多晶硅和金。所述铜填充材料可以采用电镀工艺、沉积工艺和/或溅射工艺来沉积。所述铜材料与下面的金属层直接接触。优选的，铜材料包括一个籽晶层，该籽晶层通过化学气相沉积和/或物理气相沉积或其他类似技术来沉积。所述铜填充材料然后电镀覆盖到籽晶层之上。然后，所述金属用化学机械抛光或其他类似技术进行平面化。根据本实施例，所述方法然后执行其他步骤。
虽然已经根据具体实施例示出上面内容，但可以有其它的修改，替代和变化。例如，一定的步骤可以被结合或分开。在不脱离权利要求的范围可以增加其他步骤。还应当理解，这里所描述的示例和实施例只是为了说明的目的，本领域的普通技术人员可以根据上述实施例对本发明进行各种修改和变化。这些修改和变化都在本申请的精神和范围内，并且也在所附权利要求的范围内。

Claims (20)

1.一种集成电路器件的制作方法，所述方法包括：
提供一个衬底，所述衬底包括一种含硅材料；
形成一个覆盖在所述衬底之上的第一中间电介质层；
在所述第一中间电介质层内部形成一个金属互连，所述金属互连包括一种铜材料；
形成一个覆盖在第一中间电介质层之上的具有一个预定厚度的第二中间电介质层；
在第二中间电介质层上部至表面区域内形成一个具有第一宽度的沟槽；
在所述具有第一宽度的沟槽内形成一个覆盖该沟槽的第一阻挡层；
在所述第二中间电介质层下部内形成一个穿过所述沟槽开口的具有第二宽度的接触窗，所述第二宽度小于所述第一宽度，在所述第二中间电介质层的所述预定厚度内，所述第二中间电介质层的下部耦合到所述第二中间电介质层上部；
在所述接触窗内形成一个覆盖所述接触窗以及覆盖所述第一阻挡层的第二阻挡层，所述第一阻挡层和第二阻挡层基本覆盖所述沟槽的内部和第二中间电介质内的接触窗；
形成一个覆盖在所述第一阻挡层和第二阻挡层之上的铜材料，以基本填充第二中间电介质层内的所述接触窗和所述沟槽；以及
平面化所述铜材料的上部。
2.如权利要求1所述的方法，其中所述平面化工艺利用化学机械抛光。
3.如权利要求1所述的方法，还包括移除覆盖在所述金属互连的一部分之上的所述第二阻挡层的底部，以暴露所述金属互连层。
4.如权利要求1所述的方法，其中所述接触窗和所述沟槽沿一公共轴线排列。
5.如权利要求1所述的方法，其中所述第一阻挡层和所述第二阻挡层将所述铜材料保持在所述沟槽和接触窗中。
6.如权利要求1所述的方法，其中所述沟槽和接触窗内的铜材料形成双镶嵌结构。
7.如权利要求1所述的方法，其中所述第一中间电介质层被平面化。
8.如权利要求1所述的方法，其中所述第一中间电介质层内的金属互连包括一个与所述第一中间电介质层的表面基本平行的表面区域。
9.如权利要求1所述的方法，还包括形成一个覆盖在所述金属互连层之上的覆盖层。
10.如权利要求1所述的方法，其中所述第二中间电介质层选自氧化硅、氟化的二氧化硅、低K电介质材料、SiN或含碳的氧化硅。
11.一种集成电路器件的制作方法，所述方法包括：
提供一个衬底；
形成一个覆盖在所述衬底之上的电介质层；
形成一个覆盖在所述电介质层之上的金属互连；
形成一个围绕所述金属互连的第一中间电介质层；
形成一个覆盖在所述第一中间电介质层之上并具有一个预定厚度的第二中间电介质层；
在所述第二中间电介质层的上部内形成一个具有第一宽度的沟槽开口；
在所述具有第一宽度的沟槽开口内形成一个覆盖该沟槽开口的第一阻挡层；
在所述第二中间电介质层下部内形成穿过所述沟槽开口的具有第二宽度的接触窗，所述第二宽度小于所述第一宽度，在所述第二中间电介质层的预定厚度范围内，所述第二中间电介质层的下部耦合到所述第二中间电介质层上部；
在所述接触窗内形成一个覆盖所述接触窗以及覆盖第一阻挡层的第二阻挡层；以及
通过移除两个所述阻挡层之一的一部分来减小厚度来形成阻挡接触区域；
形成一个覆盖在所述第一阻挡层和所述第二阻挡层之上的铜材料，以基本填充所述第二中间电介质层内的所述接触窗和所述沟槽。
12.如权利要求11所述的方法，还包括移除覆盖在所述金属互连的一部分之上的所述第二阻挡层的底部。
13.如权利要求11所述的方法，其中所述第一阻挡层包括覆盖在氮化钽之上的钽。
14.如权利要求11所述的方法，其中所述第一阻挡层选自钽或氮化钽。
15.如权利要求11所述的方法，还包括平面化所述铜填充材料。
16.如权利要求11所述的方法，其中沟槽和接触窗内的铜材料形成一个双镶嵌结构。
17.如权利要求11所述的方法，其中所述第二中间电介质层选自二氧化硅、氟化的氧化硅或低K电介质材料。
18.如权利要求11所述的方法，还包括形成一个覆盖在所述金属互连层之上的覆盖层。
19.一种集成电路器件结构，所述结构包括：
一个衬底；
一个电介质层，覆盖在所述衬底之上；
一个金属互连，覆盖在所述电介质层之上；
一个第一中间电介质层，围绕所述金属互连；
一个第二中间电介质层，覆盖在所述第一中间电介质层之上并具有一个预定厚度，所述第二中间电介质层包括一个表面区域；
一个沟槽开口，具有一个第一宽度，位于所述第二中间电介质层的预定厚度的上部并延伸向所述表面区域；
一个第一阻挡层，位于所述具有第一宽度的沟槽开口内并覆盖该沟槽开口；
一个接触窗，具有一个第二宽度，位于所述第二中间电介质层的所述预定厚度的下部，所述第二宽度小于所述第一宽度，在所述第二中间电介质层的预定厚度范围内，所述第二中间电介质层的下部耦合到所述第二中间电介质层上部；
一个第二阻挡层，位于所述接触窗内并覆盖在所述接触窗之上，并覆盖在所述第二中间电介质层上部的第一阻挡层之上；
一个接触区域，通过移除在该接触区域的所有阻挡层部分而独立于所述第一阻挡层和所述第二阻挡层；以及
一种铜材料，覆盖在所述第一阻挡层和所述第二阻挡层之上，以基本填充所述第二中间电介质层内的所述接触窗和所述沟槽开口。
20.如权利要求19所述的结构，其中所述金属层的上部不与第二阻挡层接触，所述金属层通过所述金属层的上部与所述铜材料直接接触并连接。
CNB2004100666644A 2004-09-21 2004-09-21 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构 Expired - Lifetime CN100356545C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2004100666644A CN100356545C (zh) 2004-09-21 2004-09-21 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构
US10/969,886 US8158520B2 (en) 2004-09-21 2004-10-20 Method of forming a via structure dual damascene structure for the manufacture of semiconductor integrated circuit devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100666644A CN100356545C (zh) 2004-09-21 2004-09-21 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构

Publications (2)

Publication Number Publication Date
CN1753162A true CN1753162A (zh) 2006-03-29
CN100356545C CN100356545C (zh) 2007-12-19

Family

ID=36073074

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100666644A Expired - Lifetime CN100356545C (zh) 2004-09-21 2004-09-21 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构

Country Status (2)

Country Link
US (1) US8158520B2 (zh)
CN (1) CN100356545C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702620A (zh) * 2014-12-11 2016-06-22 丰田自动车株式会社 半导体装置及其制造方法
CN112201622A (zh) * 2020-09-30 2021-01-08 长江存储科技有限责任公司 一种半导体器件及其制造方法
WO2021035698A1 (zh) * 2019-08-30 2021-03-04 京东方科技集团股份有限公司 背板、背光源、显示装置及背板的制造方法
WO2022037243A1 (zh) * 2020-08-18 2022-02-24 长鑫存储技术有限公司 半导体结构及其形成方法
WO2022142308A1 (zh) * 2021-01-04 2022-07-07 长鑫存储技术有限公司 半导体结构及其形成方法
WO2024021220A1 (zh) * 2022-07-25 2024-02-01 长鑫存储技术有限公司 半导体结构及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483235C (zh) * 2006-12-04 2009-04-29 中芯国际集成电路制造(上海)有限公司 硅基液晶显示器单元及其形成方法
US8580687B2 (en) 2010-09-30 2013-11-12 Infineon Technologies Ag Semiconductor structure and method for making same
DE102011101035B4 (de) * 2011-05-10 2014-07-10 Infineon Technologies Ag Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers
US8778758B2 (en) * 2012-08-30 2014-07-15 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US6180516B1 (en) * 1998-11-05 2001-01-30 United Microelectronics Corp, Method of fabricating a dual damascene structure
TW587306B (en) * 2001-03-02 2004-05-11 Macronix Int Co Ltd Manufacturing method of low-resistance dual damascene via
KR100531419B1 (ko) * 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
US6753260B1 (en) * 2001-10-05 2004-06-22 Taiwan Semiconductor Manufacturing Company Composite etching stop in semiconductor process integration
US20030139034A1 (en) * 2002-01-22 2003-07-24 Yu-Shen Yuang Dual damascene structure and method of making same
US6774031B2 (en) * 2002-12-17 2004-08-10 Texas Instruments Incorporated Method of forming dual-damascene structure
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US7244674B2 (en) * 2004-04-27 2007-07-17 Agency For Science Technology And Research Process of forming a composite diffusion barrier in copper/organic low-k damascene technology
US7285474B2 (en) * 2004-09-16 2007-10-23 International Business Machines Corporation Air-gap insulated interconnections

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702620A (zh) * 2014-12-11 2016-06-22 丰田自动车株式会社 半导体装置及其制造方法
WO2021035698A1 (zh) * 2019-08-30 2021-03-04 京东方科技集团股份有限公司 背板、背光源、显示装置及背板的制造方法
US12057536B2 (en) 2019-08-30 2024-08-06 Boe Technology Group Co., Ltd. Backplane, backlight source, display device and manufacturing method of backplane
WO2022037243A1 (zh) * 2020-08-18 2022-02-24 长鑫存储技术有限公司 半导体结构及其形成方法
US11984347B2 (en) 2020-08-18 2024-05-14 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming same
CN112201622A (zh) * 2020-09-30 2021-01-08 长江存储科技有限责任公司 一种半导体器件及其制造方法
WO2022142308A1 (zh) * 2021-01-04 2022-07-07 长鑫存储技术有限公司 半导体结构及其形成方法
WO2024021220A1 (zh) * 2022-07-25 2024-02-01 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
CN100356545C (zh) 2007-12-19
US20060060971A1 (en) 2006-03-23
US8158520B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
TWI579998B (zh) 半導體裝置與其形成方法
CN100431098C (zh) 金属-绝缘体-金属电容器及互连结构
US6468894B1 (en) Metal interconnection structure with dummy vias
CN1191623C (zh) 以金属硬遮罩层制作双镶嵌插销的方法
US6696222B2 (en) Dual damascene process using metal hard mask
US6268283B1 (en) Method for forming dual damascene structure
CN1835206A (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
CN1685475A (zh) 双镶嵌结构中的金属－绝缘体－金属电容结构及制造方法
US7781892B2 (en) Interconnect structure and method of fabricating same
CN1959976A (zh) 后端金属化结构及其制造方法
CN1459844A (zh) 使用低－k介电材料形成双大马士革互连的方法
CN1913124A (zh) 互连气腔的集成控制和可靠性提高
CN1677643A (zh) 具有含气隙的镶嵌结构的半导体器件的制造方法
CN1324677C (zh) 改善蚀刻中止层与金属导线间的粘着性的工艺与结构
CN1913158A (zh) 半导体器件及其制造方法
CN1753162A (zh) 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构
CN1750249A (zh) 集成电路中的半导体装置及其制造方法
CN1199266C (zh) 半导体器件及其制造方法
US8053359B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US7482276B2 (en) Semiconductor device and method of manufacturing the same
CN1901156A (zh) 双镶嵌结构的制造方法
JP3762732B2 (ja) 半導体装置の製造方法
US6459155B1 (en) Damascene processing employing low Si-SiON etch stop layer/arc
US20020127849A1 (en) Method of manufacturing dual damascene structure
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: Semiconductor Manufacturing International (Beijing) Corp.

Assignor: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Contract fulfillment period: 2009.4.29 to 2014.4.29

Contract record no.: 2009990000626

Denomination of invention: Method and structure for lowering contact electric resistance in double inlay structure of semiconductor device

Granted publication date: 20071219

License type: Exclusive license

Record date: 20090605

LIC Patent licence contract for exploitation submitted for record

Free format text: EXCLUSIVE LICENSE; TIME LIMIT OF IMPLEMENTING CONTACT: 2009.4.29 TO 2014.4.29; CHANGE OF CONTRACT

Name of requester: SEMICONDUCTOR MANUFACTURING INTERNATIONAL ( BEIJIN

Effective date: 20090605

ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp.

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

CX01 Expiry of patent term

Granted publication date: 20071219