CN1677643A - 具有含气隙的镶嵌结构的半导体器件的制造方法 - Google Patents
具有含气隙的镶嵌结构的半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1677643A CN1677643A CN200510059225.5A CN200510059225A CN1677643A CN 1677643 A CN1677643 A CN 1677643A CN 200510059225 A CN200510059225 A CN 200510059225A CN 1677643 A CN1677643 A CN 1677643A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- deposition
- disposable
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 18
- 230000008021 deposition Effects 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000009987 spinning Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 6
- 229920000620 organic polymer Polymers 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 31
- 238000000059 patterning Methods 0.000 abstract 2
- 239000010949 copper Substances 0.000 description 31
- 229910052802 copper Inorganic materials 0.000 description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 21
- 238000005516 engineering process Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 13
- 238000003384 imaging method Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- -1 siloxanes Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004793 Polystyrene Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供了一种用于制造具有含气隙的镶嵌结构的半导体器件的方法。该方法包括以下步骤：提供具有第一金属层(M1)的基本平面层，沉积通道等级介质层(VL)，将通道等级介质层(VL)形成图案，至少部分蚀刻通道等级介质层(VL)，在所述至少部分蚀刻的通道等级介质层(VL)上沉积易处理层(PR)，将所述易处理层(PR)形成图案，沉积第二金属层(M2)，平面化第二金属层(M2)，在平面化所述第二金属层(M2)后沉积可渗透介质层(PDL)，通过所述可渗透介质层(PDL)以及除去所述易处理层(PR)以形成气隙(AG)。
Description
本发明涉及制造含气隙的镶嵌(damascene)结构的半导体器件的方法以及因此制成的半导体器件。
向具有更深的亚微米技术(即，包括小于0.35微米的部件尺寸)发展的趋势增加了对多层互连的需要。深亚微米状态的性能越加取决于通信延迟，即典型集成电路上的几百万个门电路和晶体管之间电子信号传输的延迟时间。结果，被动互连结构所导致的电容和电阻效应变得越发重要并必需被良好地控制。
解决以上问题的方法是使用低电阻金属(例如，铜)连同金属线之间具有较低介电常数(“低-k介质”)的绝缘材料。低-k介质是介质材料，其呈现基本低于常规介电材料(诸如二氧化硅)的介电常数。
基于相当的努力，光学平版印刷技术已能满足使用诸如离轴照射、相移掩模和本领域中已知的其它方法的深亚微米需要。但是，所实现的分辨率增加是以聚焦深度减小为代价的。因此，在中间处理过程中需要高度平面的表面。为了实现高度平面的表面，随着线宽按比例缩小以及使用多层金属，传统金属沉积和照相平版印刷技术变得日益无效。
在特别是具有超过3层的现代集成电路的互连层的制造中越来越多地采用化学机械抛光(CMP)。其金属线通常包括高纵横比(例如，线的宽度在0.25μm的量级而高度在1.0μm的量级)。关于CMP的更多细节，请参考US6071809的介绍部分。
基于CMP技术的典型半导体制造技术是所谓的镶嵌工艺。镶嵌工艺包括以下步骤：在介质层中形成图案，用互连金属填充这些图案，通过抛光除去晶片表面上的多余金属并留下镶嵌的互连金属部件。
基本存在两种镶嵌工艺，即单镶嵌和双镶嵌工艺。在单镶嵌工艺中，下部导体形成于基板上并由第一介质层涂覆。通过将第一介质层形成图案和在第一介质层中形成导电插塞而接触下部导体。此后，沉积于第一介质层上的第二介质层被形成图案且在形成图案的第二介质层中形成互连线路金属化。此外，沉积介质，蚀刻结构并填充和平面化金属，从而形成镶嵌金属结构。在使用单镶嵌工艺的制造和互连期间，分开进行每个层，即单镶嵌沟槽等级，继之以单镶嵌通道等级。但是，在双镶嵌工艺中，通过将通道和沟槽在第一介质层中形成图案，形成互连金属线路和导电插塞。此后，通道和沟槽同时用金属填充。双镶嵌工艺提供简单和廉价的制造技术。
与铝相比，铜优选用于互连金属化，因为它的电导率相对较高，即电阻较低，且较之许多其它金属较不易受电迁移故障的影响。另一方面，将Cu用作互连金属引发新问题，因为将铜与硅或二氧化硅接触会引起破坏结果。这是因为铜迁移或扩散入二氧化硅，增加漏电流或实际短路相邻导体。因此，必须引入铜导体周围的某些种类的Cu扩散障碍。在以上的镶嵌结构中，内表面(即，通道和沟槽的下部和侧部)通常由Ti、TiN、Ta、TaN、WN或任何合适的障碍金属涂覆。随后，在通过CMP形成镶嵌Cu导体后，Cu导体的上表面通常由一层氮化硅或其它障碍材料加盖。通常使用氮化硅、碳化硅或氮化碳硅，因为它是针对铜的有效的扩散障碍。
在US6071809中，示出了典型的现有技术低-k双镶嵌结构，它包括用介质(例如，二氧化硅或低-k介质)在基板上形成的铜导体。氮化物加盖层形成于铜导体上，继之以低-k介质层、蚀刻停止二氧化硅层、第二低-k介质层和硬掩模二氧化硅层。使用标准蚀刻技术，在低-k介质中将通道和沟槽形成图案，并且沉积铜互连金属和任何籽晶及障碍层以形成到导体的连接。加盖层通常由氮化硅构成，而硬掩模层通常由二氧化硅构成。
通常，先进的低-k材料具有约2的体积密度k-值(bulk k-value)，而空气具有1的k-值。因此，使用气隙代替低-k材料将显著降低寄生电容。具有气隙的镶嵌结构的一个实例在WO02/19416中示出。如US6071809中描述地制造标准双镶嵌结构。因此，双镶嵌结构包括金属层、作为通道介质(诸如硅氧烷或聚亚芳基醚的低-k介质)的第一介质层、沉积于所述第一介质层上作为具有互连凹槽的构成等级介质的第二介质层(诸如SOG，Nanoglass TM或如SiLK的聚合物)。此外，蚀刻停止层(诸如，SiN)位于第一介质层和第二介质层之间。优选铜Cu的金属填充通道和互连凹槽，形成具有上侧的金属线。在沉积Cu前，障碍和Cu籽晶层设置于通道和互连凹槽的壁上。除去第二介质层，从而填充沟槽等级处的互连凹槽的金属被揭露，即第二介质层用作用于限定金属线的牺牲层。不导电的障碍层(类似氮化硅或碳化硅)设置于揭露的金属线和揭露的蚀刻停止层上。易处理层沉积于蚀刻停止层和金属线上。此后，易处理层向下平面化到金属线的上侧。多孔介质层被旋压到易处理层上，并且易处理层通过多孔介质层被除去或分解以形成气隙。通过固化和烘培步骤获得气隙，并可能辅助以UV处理。
多孔介质层的旋压金属包括可以挥发或退化为更小的分子的聚合物，类似于PMMA(聚甲基丙烯酸半酯)、聚苯乙烯和聚乙烯基醇。或者，UV光致抗蚀剂也可用作用于制造气隙的基本材料，且等离子体CVD层或旋压介质层用于多孔介质层。多孔介质层优选包括旋涂工艺中提供的低-k介质，诸如SiLK。等离子体CVD层也可用作多孔介质层。
本发明的目的在于提供一种更廉价地制造具有镶嵌结构和气隙的半导体器件的方法。
该目的是通过如权利要求1所述的具有含气隙的镶嵌的半导体器件的制造方法以及如权利要求8所述的半导体器件来实现的。
因此，提供了一种用于制造具有含气隙的镶嵌结构的半导体器件的方法。该方法包括以下步骤：提供具有第一金属层的基本平面层，沉积通道等级介质层，将所述通道等级介质层形成图案，至少部分蚀刻所述通道等级介质层，在所述至少部分蚀刻的通道等级介质层上沉积易处理层，将所述易处理层形成图案，沉积第二金属层，平面化第二金属层，在平面化所述第二金属层后沉积可渗透介质层，以及通过所述可渗透介质层除去所述易处理层以形成气隙。
因此，与US6071809和WO02/19416中揭示的方法相比，以上制造方法需要较少的处理步骤来制造在沟槽等级具有气隙的半导体器件。因此，实现了更廉价的制造工艺。
根据本发明的一个方面，所述易处理层是光致抗蚀剂层或具有较低质量的有机聚合物。因此，可以方便地分解该易处理层。
根据本发明的另一个方面，所述光致抗蚀剂被旋压到所述至少部分蚀刻的通道等级介质层上，形成方便和已知的沉积步骤。
根据本发明的再一个方面，在平面化所述第二金属层后，沉积进一步的障碍层，从而通过避免Cu原子迁移的扩散障碍层完全密封第一金属层。
根据本发明的其它方面，所述通道等级介质层的所述图案形成和蚀刻适合于在所述通道等级介质层中提供附加通道孔以便在移除步骤后在通道等级介质层中提供伪金属结构。这些伪金属结构改善了气隙的机械稳定性。
根据本发明的其它方面，单个CVD反应器被用于执行加热步骤以分解易处理层并用于在后续步骤中沉积沟槽介质层。因此，可省去用于分解易处理层的独立烘箱，以减少所需的装置量并增加生产量。
本发明还涉及一种具有含气隙的镶嵌结构的半导体器件，它包括：具有第一金属层的基本平面层，所述第一金属层上的形成图案并至少部分蚀刻的通道等级介质层，形成图案的易处理层，它沉积在所述至少部分蚀刻的通道等级介质层上，平面化的第二金属层，可渗透介质层，它沉积于所述平面化的第二金属层上，以及至少一个气隙，它借助通过所述可渗透介质层除去所述易处理层而形成。
本发明的其它方面在从属权利要求中限定。
附图概述
参考以下描述的实施例将使本发明的这些和其它方面显而易见。
图1到12示出了根据半导体器件的制造方法的许多处理步骤：
图1示出了根据本发明的作为起始点的半导体器件的剖面，
图2示出了在通道等级介质的沉积后图1器件的剖面，
图3示出了将沉积的成像层/抗蚀剂形成图案后图2器件的剖面，
图4a示出了在介质层中蚀刻通道并除去成像层/抗蚀剂后图3器件的剖面，
图4b示出了在介质层中部分蚀刻通道并除去成像层/抗蚀剂后图3器件的剖面，
图5a示出了在蚀刻层上旋压光致抗蚀剂后图4a器件的剖面，
图5b示出了在部分蚀刻层上旋压光致抗蚀剂后图4b器件的剖面，
图6a示出了将光致抗蚀剂形成图案后图5a器件的剖面，
图6b示出了将光致抗蚀剂形成图案后图5b器件的剖面，
图7a示出了在将准备进一步处理的光致抗蚀剂形成图案后图5a器件的剖面，
图7b示出了在通道的继续蚀刻后图5b器件的剖面，
图8示出了在蚀刻通过第一金属层上的扩散障碍层后图7a或7b器件的剖面，
图9示出了障碍层沉积和籽晶层沉积后图8器件的剖面，
图10示出了金属镀步骤后图9器件的剖面，
图11示出了平面化步骤和可渗透介质层的旋压后图10器件的剖面，以及
图12示出了分解沟槽等级光致抗蚀剂后器件的剖面。
图1示出了根据本发明低于较佳实施例的半导体器件制造过程起始点的半导体器件的剖面。可选的起始点也可以是含气隙的单个镶嵌金属1结构。特别是，用在中间的介质材料以及金属互连层和介质层上的钝化层PL示出第一等级的金属互连层M1。钝化层PL也用作扩散障碍层，即作为下硬掩模，并可以是SiC、SiCN、Si3N4、自对准无电沉积障碍，诸如CoWP或CoWB。
图2示出通道等级介质材料VL的沉积后图1器件的剖面。通过旋涂材料或通过化学气相沉积CVD，通道等级介质材料沉积于扩散障碍层PL上。通道等级介质材料VL优选是氧化物基材料。
图3示出将沉积的成像层/抗蚀剂IL形成图案后图2器件的剖面。优选通过旋压(spinning)在通道等级介质VL上沉积成像层/抗蚀剂IL且进行平板印刷以使通道等级介质VL形成图案。
图4a示出在蚀刻成像层和通道等级介质层后图3器件的剖面。这里，在未由形成图案的成像层/抗蚀剂IL覆盖的区域处，介质层中的通道被向下蚀刻到障碍层PL。因此，提供了各个通道。可以通过干蚀刻进行该蚀刻步骤。
图4b示出了在蚀刻成像层和部分蚀刻通道等级介质层VL后器件的剖面。这里成像层IL被完全去除，另外在未由形成图案的成像层IL覆盖的区域处通道等级介质仅被部分移除。因此，各通道仅被部分蚀刻并需要进一步处理。该去除步骤可通过干蚀刻进行。
图5a和图5b分别示出了在图4a和4b的被蚀刻层上旋压光致抗蚀剂PR后器件的剖面。将标准抗蚀剂PR沉积于图4a或4b的器件上。这可以通过将抗蚀剂旋压于晶片上填充被蚀刻的通道孔而进行。光致抗蚀剂层组成沟槽等级介质材料。或者，旋压层也可以是较低质量(即，较低原子质量单位)的有机聚合物，其在300℃到500℃之间的温度下分解，优选在350℃到450℃之间。
图6a和6b分别示出在将图5a和5b的光致抗蚀剂形成图案后器件的剖面。这里，在由抗蚀剂覆盖的通道水平介质VL上进行沟槽等级的平版印刷。
图7a示出在使准备进一步处理的图5a的光致抗蚀剂形成图案后器件的剖面。将通道孔向下蚀刻到扩散障碍层。
在图7b中，示出了通道的继续蚀刻后图5b的器件的剖面。在进一步蚀刻步骤后，通道孔被向下完全蚀刻到扩散障碍层。通过选择性蚀刻进行该蚀刻步骤留下抗蚀剂未受影响，例如可将标准氧化物蚀刻用于有机暴露抗蚀剂。
图8示出蚀刻通过第一金属层上的扩散层后图7a或7b器件的剖面。这里，使用不冲击抗蚀剂的干蚀刻，即打开下掩模而不蚀刻通道等级介质VL上的抗蚀剂。
图9示出障碍层沉积和籽晶层沉积后图8器件的剖面。通过物理气相沉积PVD或CVD技术进行扩散障碍层BL沉积和Cu籽晶沉积。障碍层BL可包括Ta、TaN、Ti、TiN、WCN或其组合或者任何其它何时的金属扩散障碍层。
图10示出镀铜步骤后图9器件的剖面。
图11示出平面化步骤和可渗透介质层的旋压后图10器件的剖面。通过化学机械抛光CMP进行铜的平面化。此后，具有低-k值的可渗透介质材料被旋压到CMP处理的表面上。
图12示出分解沟槽等级光致抗蚀剂后器件的剖面。通过加热晶片来分解用作牺牲材料的沟槽等级抗蚀剂。沟槽等级材料分解并扩散通过可渗透介质材料PDL。最后，所需的气隙AG出现于之前由被分解的材料PR占据的体积中。
上述半导体制造方法可用于所有CMOS、RFCMOS和BiCMOS工艺中。
总之，根据较佳实施例的制造工艺与WO02/19416所使用的技术不同，其中首先获得标准双镶嵌(Dual Damascene)结构随后除去介质，沉积扩散障碍，沉积抗蚀剂，平面化抗蚀剂，沉积多孔介质并随后分解牺牲材料。此外，由于省去了多个处理步骤，所建议的技术更廉价。
如上所述制造的半导体器件与现有技术的半导体器件不同，因为氧化物(类)材料将出现于通道等级而气隙位于沟槽等级。该结构上的以下通道等级由多孔材料制成。这已示出已使用了什么技术。这里，由于牺牲材料的使用，可能在气孔内存在某些非常小量的碳类材料，在保护铜的钽界面处更加精密。最后，由于所使用的技术，特别是“在没有完全蚀刻至底部的通道”，可以看到非常平滑和完整的通道。
根据基于第一实施例的第二实施例，在铜层上进行CMP后引入了两个进一步的处理步骤。特别是，在平面化的铜层M2以及平面化的光致抗蚀剂层PR上进行第二障碍层沉积。利用CMP除去抗蚀剂上沉积的第二障碍层，基本完整地留下铜层上的第二障碍层。该进一步处理步骤的优点在于铜金属线和层由扩散障碍层完全密封，以避免Cu原子的迁移。
换句话说，在沉积可渗透通道层之前，进行铜层的加盖。但是，也可采用其它加盖方法，诸如自对准无电沉积障碍，诸如CoWP或CoWB甚至SiC/Si3N4等沉积，继之以平版印刷步骤和蚀刻步骤，从间隔上部除去衬砌(liner)但将其留在铜上，因此加盖/钝化该层。
根据基于第一或第二实施例的第三实施例，将伪金属(metal dummy)引入气隙中以增强其机械稳定性。这可以通过采用如图6a和6b描述的平版印刷步骤实现，从而将附加间隙引入抗蚀剂层。这些附加间隙应形成于沟槽中间的光致抗蚀剂上。此后，进行扩散障碍层沉积、籽晶层沉积和如根据第一或第二实施例所描述的后续处理步骤。由于光致抗蚀剂中的附加间隙排列于沟槽之间的位置处并由铜填充，附加间隙中的铜不与其它金属线互连从而仅用于增强气隙的稳定性。
根据可基于第一、第二或第三实施例的第四实施例，通过使用CVD反应器增加气隙形成过程的生产量，该CVD反应器用于执行加热步骤以分解易处理的层并用于沉积后续步骤的沟槽介质层。较佳地，在惰性气体气氛下进行加热，诸如氮气氛。因此，可省去用于分解易处理层的独立烘箱的使用，从而降低所需的装置量并增加生产量。换句话说，仅一个CVD反应器用于分解牺牲层以形成气隙并用于后续地沉积低-k值的CVD沟道等级介质层。
代替以上实施例中用作易处理层的光致抗蚀剂，由于该层将被分解，所以可选择具有较低质量(即较低原子质量单位)的任何有机聚合物，其约在300-500℃之间分解，且优选在350-450℃之间。
应注意，上述实施例说明而非限制本发明，且本领域的熟练技术人员将能涉及任何可选实施例而不背离所附权利要求书的精神和范围。在权利要求书中，任何括号内的参考标号不应认为限制该权利要求。单词“包括”不排除出权利要求书中列出的元件或步骤之外的那些。元件前的单词“一”或“一个”不排除存在多个这种元件。在装置权利要求中，列举几个手段、几个这些手段可通过硬件的一个或相同项体现。在彼此不同的从属权项中描述特定方法的事实不表示使用这些方法的组合是不利的。
此外，权利要求中的任何参考标号不应认为限制权利要求书的范围。
Claims (8)
1.一种用于制造具有含气隙(AG)的镶嵌结构的半导体器件的方法，其特征在于，包括以下步骤：
提供具有第一金属层(M1)的基本平面层，
沉积通道等级介质层(VL)，
将所述通道等级介质层(VL)形成图案，
至少部分蚀刻所述通道等级介质层(VL)，
在所述至少部分蚀刻的通道等级介质层(VL)上沉积易处理层(PR)，
将所述易处理层(PR)形成图案，
沉积第二金属层(M2)，
平面化第二金属层(M2)，
在平面化所述第二金属层(M2)后沉积可渗透介质层(PDL)，以及
通过所述可渗透介质层(PDL)除去所述易处理层(PR)以形成气隙(AG)。
2.如权利要求1所述的方法，其特征在于，进一步包括步骤：
在所述形成图案的易处理层(PR)上沉积障碍层(BL)；以及
在所述障碍层(BL)上沉积籽晶层(SL)。
3.如权利要求1或2所述的方法，其特征在于，所述易处理层(PR)是光致抗蚀剂层或具有较低质量的有机聚合物。
4.如权利要求3所述的方法，其特征在于，进一步包括以下步骤：
在所述至少部分蚀刻的通道等级介质层(VL)上旋压所述光致抗蚀剂层(PR)。
5.如权利要求2所述的方法，其特征在于，进一步包括以下步骤：
在平面化所述第二金属层(M2)后沉积进一步的障碍层。
6.如权利要求2或5所述的方法，其特征在于，在所述除去步骤后，所述通道等级介质层(VL)的所述形成图案和蚀刻适合于在所述通道等级介质层(VL)中形成附加通道孔以提供通道等级介质层(VL)中的伪金属结构。
7.如权利要求2或5所述的方法，其特征在于，单个CVD反应器被用于通过加热以分解易处理层(PR)进行除去步骤并用于在后续步骤中沉积沟槽介质层。
8.一种具有含气隙的镶嵌结构的半导体器件，其特征在于，包括：
具有第一金属层(M1)的基本平面层，
所述第一金属层(M1)上的形成图案并至少部分蚀刻的通道等级介质层(VL)，
形成图案的易处理层(PR)，它沉积在所述至少部分蚀刻的通道等级介质层(VL)上，
平面化的第二金属层(M2)，
可渗透介质层(PDL)，它沉积于所述平面化的第二金属层(M2)上，以及
至少一个气隙(AG)，它借助通过所述可渗透介质层(PDL)除去所述易处理层(PR)而形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04101107.3 | 2004-03-18 | ||
| EP04101107 | 2004-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1677643A true CN1677643A (zh) | 2005-10-05 |
| CN100490115C CN100490115C (zh) | 2009-05-20 |
Family
ID=35050054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510059225.5A Expired - Fee Related CN100490115C (zh) | 2004-03-18 | 2005-03-18 | 具有含气隙的镶嵌结构的半导体器件的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7589425B2 (zh) |
| JP (1) | JP5224636B2 (zh) |
| CN (1) | CN100490115C (zh) |
| TW (1) | TWI273671B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021935A (zh) * | 2012-12-24 | 2013-04-03 | 上海集成电路研发中心有限公司 | 局部空气隙的形成方法 |
| CN103066014A (zh) * | 2012-11-06 | 2013-04-24 | 上海集成电路研发中心有限公司 | 一种铜/空气隙的制备方法 |
| CN103117244A (zh) * | 2011-11-16 | 2013-05-22 | 中芯国际集成电路制造(上海)有限公司 | Ic内连线和层间介质层之间的空气间隔形成方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006033349A (ja) * | 2004-07-15 | 2006-02-02 | Nippon Dempa Kogyo Co Ltd | 逓倍型の水晶発振器 |
| US7396732B2 (en) * | 2004-12-17 | 2008-07-08 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Formation of deep trench airgaps and related applications |
| EP2011148A2 (en) * | 2006-04-13 | 2009-01-07 | Koninklijke Philips Electronics N.V. | Micro device with microtubes |
| KR100853789B1 (ko) | 2006-11-27 | 2008-08-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP4987452B2 (ja) * | 2006-12-19 | 2012-07-25 | 株式会社東芝 | 半導体装置 |
| JP2008294335A (ja) * | 2007-05-28 | 2008-12-04 | Panasonic Corp | 半導体装置の製造方法 |
| US7829268B2 (en) * | 2007-10-17 | 2010-11-09 | Tokyo Electron Limited | Method for air gap formation using UV-decomposable materials |
| US7666754B2 (en) * | 2007-10-18 | 2010-02-23 | Tokyo Electron Limited | Method and system for forming an air gap structure |
| US8456009B2 (en) | 2010-02-18 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having an air-gap region and a method of manufacturing the same |
| US8883638B2 (en) * | 2012-01-18 | 2014-11-11 | United Microelectronics Corp. | Method for manufacturing damascene structure involving dummy via holes |
| US8872349B2 (en) | 2012-09-11 | 2014-10-28 | Intel Corporation | Bridge interconnect with air gap in package assembly |
| DE102016116084B4 (de) | 2015-12-30 | 2022-07-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiterstruktur und Herstellungsverfahren |
| US9991249B2 (en) | 2016-02-11 | 2018-06-05 | Samsung Electronics Co., Ltd. | Integrated circuit and computer-implemented method of manufacturing the same |
| KR20210049604A (ko) | 2019-10-25 | 2021-05-06 | 삼성전자주식회사 | 집적회로 소자 및 이의 제조 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3887035B2 (ja) * | 1995-12-28 | 2007-02-28 | 株式会社東芝 | 半導体装置の製造方法 |
| US6071809A (en) * | 1998-09-25 | 2000-06-06 | Rockwell Semiconductor Systems, Inc. | Methods for forming high-performing dual-damascene interconnect structures |
| JP2000294642A (ja) * | 1999-04-12 | 2000-10-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6815329B2 (en) * | 2000-02-08 | 2004-11-09 | International Business Machines Corporation | Multilayer interconnect structure containing air gaps and method for making |
| TWI227043B (en) | 2000-09-01 | 2005-01-21 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor device |
| JP2002289687A (ja) * | 2001-03-27 | 2002-10-04 | Sony Corp | 半導体装置、及び、半導体装置における配線形成方法 |
| US6555467B2 (en) * | 2001-09-28 | 2003-04-29 | Sharp Laboratories Of America, Inc. | Method of making air gaps copper interconnect |
| US20040232552A1 (en) * | 2002-12-09 | 2004-11-25 | Advanced Micro Devices, Inc. | Air gap dual damascene process and structure |
| TWI292933B (en) * | 2004-03-17 | 2008-01-21 | Imec Inter Uni Micro Electr | Method of manufacturing a semiconductor device having damascene structures with air gaps |
-
2005
- 2005-02-22 TW TW094105213A patent/TWI273671B/zh not_active IP Right Cessation
- 2005-03-15 JP JP2005073084A patent/JP5224636B2/ja not_active Expired - Fee Related
- 2005-03-17 US US11/084,081 patent/US7589425B2/en not_active Expired - Fee Related
- 2005-03-18 CN CN200510059225.5A patent/CN100490115C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117244A (zh) * | 2011-11-16 | 2013-05-22 | 中芯国际集成电路制造(上海)有限公司 | Ic内连线和层间介质层之间的空气间隔形成方法 |
| CN103117244B (zh) * | 2011-11-16 | 2015-04-01 | 中芯国际集成电路制造(上海)有限公司 | Ic内连线和层间介质层之间的空气间隔形成方法 |
| CN103066014A (zh) * | 2012-11-06 | 2013-04-24 | 上海集成电路研发中心有限公司 | 一种铜/空气隙的制备方法 |
| CN103066014B (zh) * | 2012-11-06 | 2017-11-07 | 上海集成电路研发中心有限公司 | 一种铜/空气隙的制备方法 |
| CN103021935A (zh) * | 2012-12-24 | 2013-04-03 | 上海集成电路研发中心有限公司 | 局部空气隙的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200532847A (en) | 2005-10-01 |
| JP5224636B2 (ja) | 2013-07-03 |
| CN100490115C (zh) | 2009-05-20 |
| US20050221600A1 (en) | 2005-10-06 |
| US7589425B2 (en) | 2009-09-15 |
| TWI273671B (en) | 2007-02-11 |
| JP2005268794A (ja) | 2005-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100490115C (zh) | 具有含气隙的镶嵌结构的半导体器件的制造方法 | |
| TWI579998B (zh) | 半導體裝置與其形成方法 | |
| KR101606178B1 (ko) | 반도체 구조물 형성 방법 | |
| CN100499107C (zh) | 后端金属化结构及其制造方法 | |
| CN1306590C (zh) | 采用牺牲金属氧化物层形成双镶嵌金属互连的方法 | |
| US20040232552A1 (en) | Air gap dual damascene process and structure | |
| CN1835206A (zh) | 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 | |
| CN101038905A (zh) | 具有阻挡层冗余特征的互连结构 | |
| GB2483414A (en) | Semiconductor device and method for producing the same | |
| US20100040982A1 (en) | Method for forming an opening | |
| CN1913124A (zh) | 互连气腔的集成控制和可靠性提高 | |
| CN1967845A (zh) | 半导体器件及其制造方法 | |
| KR20060014425A (ko) | 기판 및 그 제조 방법과 이를 포함하는 반도체 장치 | |
| CN1956165A (zh) | 互连中的气隙的横向分布控制 | |
| US7510959B2 (en) | Method of manufacturing a semiconductor device having damascene structures with air gaps | |
| CN115547979A (zh) | 一种金属互连结构及其制备方法 | |
| CN1278409C (zh) | 半导体器件的制造方法和半导体器件 | |
| CN101055421A (zh) | 双镶嵌结构的形成方法 | |
| CN1467838A (zh) | 具有多层铜线路层的半导体器件及其制造方法 | |
| CN1753162A (zh) | 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构 | |
| KR101021177B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| EP1577939A2 (en) | Method of manufacturing a semiconductor device having damascene structures with air gaps | |
| EP1577940B1 (en) | Method of manufacturing a semiconductor device having damascene structures with air gaps | |
| KR101081850B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100711925B1 (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: CORINCIC PHILIP ELECTRONICS STOCK CO., LTD. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20100519 Address after: Leuven Co-patentee after: NXP B.V. Patentee after: IMEC Corp. Address before: Leuven Co-patentee before: INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM VZW Patentee before: IMEC Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090520 Termination date: 20210318 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |