CN103117244B - Ic内连线和层间介质层之间的空气间隔形成方法 - Google Patents

Ic内连线和层间介质层之间的空气间隔形成方法 Download PDF

Info

Publication number
CN103117244B
CN103117244B CN201110362161.1A CN201110362161A CN103117244B CN 103117244 B CN103117244 B CN 103117244B CN 201110362161 A CN201110362161 A CN 201110362161A CN 103117244 B CN103117244 B CN 103117244B
Authority
CN
China
Prior art keywords
dielectric layer
interlayer dielectric
intraconnections
oxide
airspace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110362161.1A
Other languages
English (en)
Other versions
CN103117244A (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110362161.1A priority Critical patent/CN103117244B/zh
Publication of CN103117244A publication Critical patent/CN103117244A/zh
Application granted granted Critical
Publication of CN103117244B publication Critical patent/CN103117244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种IC内连线和层间介质层之间的空气间隔形成方法，包括：提供半导体器件，在所述半导体器件上依次形成第一电介质阻挡层和层间介质层；在所述层间介质层上刻蚀出牺牲区并露出所述第一电介质阻挡层；在所述牺牲区中沉积氧化物；刻蚀部分氧化物形成沟槽，并在所述沟槽中继续刻蚀所述氧化物和第一电介质阻挡层直至露出半导体器件的源漏区或者栅极，形成通孔；在所述沟槽和通孔内电化学镀内连线；去除剩余的氧化物形成空气间隔。本发明的方法形成了内连线和层间介质层之间的空气间隔，从而降低了内连线的电容影响，进而降低内连线的RC延迟，加快了内连线的信号传递速度。

Description

IC内连线和层间介质层之间的空气间隔形成方法
技术领域
本发明涉及半导体制造技术，特别涉及一种在IC内连线(interconnection)和层间介质层(ILD，inter layerdielectric)之间形成空气间隔(air gap)的方法。
背景技术
随着IC(Integrated Circuit，集成电路)的尺寸越来越小，金属线如内连线(interconnection)之间所产生的RC延迟逐渐取代了晶体管自身延迟而变成了限制IC运行速度的主要因素。电路中信号传递的快慢，是受到电阻R与电容C的乘积所左右，RC乘积越大，速度就越慢，延迟就越高，反之，RC乘积越小，信号传输速度就能越快，延迟就越低。对于内连线(如铜内连线)来说，其电阻R由其自身材料性质来决定，IC内部结构对其电阻R的影响很小；而内连线的电容C，则受到内连线之间的间隔距离、间隔材料的影响。因此，可以通过改变内连线之间的间隔距离、间隔材料等方式降低内连线的电容C，以降低内连线的RC延迟，提高IC的运行速度。
如图1至图3所示，为现有的在层间介质层中形成内连线的方法。如图1所示，提供半导体器件10如CMOS(ComplementaryMetal-Oxide-Semiconductor，互补金属氧化物半导体)，在半导体器件10上形成低介电常数的层间介质层11。如图2所示，对刻蚀层间介质层11进行刻蚀形成沟槽(trench)12并在沟槽12中刻蚀通孔(via)13，直至露出半导体器件10的源漏区或者栅极。如图3所示，在沟槽12和通孔13中采用电化学镀(ECP)等方法形成内连线14。
如图3所示，采用现有方法形成的内连线14之间间隔着层间介质层11，从而形成了内连线-层间介质层-内连线的电容结构。由于该结构的存在，内连线14在进行信号传递时，将受到RC延迟的影响，从而限制了IC的运行速度。
发明内容
有鉴于此，本发明提供一种IC内连线空气间隔的形成方法，以在内连线和层间介质层之间增加空气间隔，从而降低内连线之间的电容影响，降低内连线的RC延迟，提高IC的运行速度。
本发明的技术方案是这样实现的：
一种IC内连线和层间介质层之间的空气间隔形成方法，包括：
步骤1：提供半导体器件，在所述半导体器件上依次形成第一电介质阻挡层和层间介质层；
步骤2：在所述层间介质层上刻蚀出牺牲区并露出所述第一电介质阻挡层；
步骤3：在所述牺牲区中沉积氧化物；
步骤4：刻蚀部分氧化物形成沟槽，并在所述沟槽中继续刻蚀所述氧化物和第一电介质阻挡层直至露出半导体器件的源漏区或者栅极，形成通孔；
步骤5：在所述沟槽和通孔内电化学镀内连线；
步骤6：去除剩余的氧化物形成空气间隔。
进一步，所述方法还包括：
步骤7：在带有内连线和空气间隔的层间介质层表面形成第二电介质阻挡层。
进一步，所述步骤2包括：
步骤21：在所述层间介质层上形成具有牺牲区图案的光刻胶；
步骤22：以所述光刻胶为掩膜刻蚀所述层间介质层，形成牺牲区并露出所述第一电介质阻挡层。
进一步，所述步骤3中在所述牺牲区中沉积氧化物后还包括对氧化物和层间介质层表面进行化学研磨的过程。
进一步，所述步骤5中，在所述沟槽和通孔中电化学镀内连线后还包括对所述氧化物、层间介质层和内连线表面进行化学研磨的过程。
进一步，所述电介质阻挡层材料为氮碳化硅，采用等离子体增强化学气相沉积方法进行沉积，反应温度200～400℃，压强2～10torr，高频射线能量200～600W，三甲基硅烷流量100～500sccm，氨气流量100～500sccm，乙烯流量200～1000sccm，氦气流量500～3000sccm，沉积时间30～300s。
进一步，所述层间介质层为介电系数小于3.0的材料。
进一步，所述步骤4采用干法刻蚀所述氧化物和第一电介质阻挡层。
进一步，所述步骤4包括：
利用光刻胶作为掩膜，刻蚀部分氧化物形成沟槽；
利用光刻胶作为掩膜，在所述沟槽中继续进行刻蚀形成通孔。
进一步，所述步骤6中采用湿法蚀刻或干法蚀刻方法去除剩余的氧化物形成空气间隔。
从上述方案可以看出，本发明通过在层间介质层中刻蚀牺牲区并沉积氧化物，在所述氧化物中形成沟槽和通孔并在沟槽和通孔镀入内连线，之后去除剩余氧化物以形成空气间隔。该方法形成了内连线和层间介质层之间的空气间隔，从而降低了内连线的电容影响，进而降低内连线的RC延迟，加快了内连线的信号传递速度。
附图说明
图1至图3为现有技术中在层间介质层中形成内连线的方法示意图；
图4为本发明IC内连线和层间介质层之间的空气间隔形成方法的流程图；
图5至图13为本发明的方法过程中各步骤所对应的IC结构变化示意图。
附图中，各标号所代表的名称如下：
10、半导体器件，11、层间介质层，12、沟槽，13、通孔，14、内连线，15、第一电介质阻挡层，16、牺牲区，17、光刻胶，18、氧化物，19、空气间隔，20、第二电介质阻挡层
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
本发明内容步骤如图4所示，参照图4及图5至图13所示，具体实施方式的实现过程包括以下内容。
步骤1：如图5所示，提供半导体器件10如CMOS，在所述半导体器件10上依次形成第一电介质阻挡层(dielectric barrier)15和层间介质层11。
其中，第一电介质阻挡层15采用氮碳化硅材料，厚度可以为采用等离子体增强化学气相沉积(PECVD，Plasma Enhanced Chemical VaporDeposition)方法形成。所述第一电介质阻挡层15的作用是：(1)作为铜互连的扩散阻挡层；(2)作为层间介质层11的蚀刻停止层。沉积第一电介质阻挡层15的一个具体实施例的工艺参数为：反应温度200～400℃，压强2～10torr，高频射线能量200～600W，三甲基硅烷流量100～500sccm，氨气流量100～500sccm，乙烯流量200～1000sccm，氦气流量500～3000sccm，沉积时间为30～300s。
层间介质层11采用低介电系数(Low K)的无机硅基质层(inorganicsilicon based layer)，一般所述介电系数小于3.0，例如碳氧化硅(SiCO)、氟化硅玻璃(FSG)或者二氧化硅(SiO2)，层间介质层11厚度可以为 可以采用化学气相沉积(CVD，Chemical Vapor Deposition)方法形成。
步骤2：如图6所示，在所述层间介质层11上刻蚀出牺牲区16并露出所述第一电介质阻挡层15。
步骤2可以通过以下两个具体步骤实现。
步骤21：如图7所示，在所述层间介质层11上形成具有牺牲区16图案的光刻胶17；
步骤22：如图8所示，以所述光刻胶17为掩膜刻蚀所述层间介质层11，形成牺牲区16并露出所述第一电介质阻挡层15。
步骤22的一个具体实施例中，可以采用的刻蚀气体为SF6、CF4与CHF3，其中，SF6的流量为10～50sccm，CF4的流量为50～200sccm，CHF3的流量为10～100sccm，刻蚀设备的偏压为0～300V，刻蚀设备腔室的压力为40～150mtorr，刻蚀时间为10～300s。
经过步骤22后所残留的光刻胶17可以通过现有技术(如烧蚀)去除，此处不再赘述。
步骤3：如图9所示，在所述牺牲区16中沉积氧化物18。
其中，氧化物18可以为氧化硅材料，采用化学气相沉积方法形成。氧化物18沉积结束后，还需要对牺牲区16和氧化物18的表面进行化学机械研磨(CMP)处理，以使表面平整。
步骤4：如图10所示，刻蚀部分氧化物18形成沟槽12，并在所述沟槽12中继续刻蚀所述氧化物18和第一电介质阻挡层15直至露出半导体器件10的源漏区或者栅极，形成通孔13。
该步骤中，刻蚀部分氧化物18形成沟槽12采用干法蚀刻，形成通孔13的方法为：首先用光刻胶(光阻)作为掩膜，刻蚀部分氧化物18形成沟槽12，然后再利用光刻胶(光阻)作为掩膜，在沟槽12中继续刻蚀形成通孔13。也可以采用先刻蚀形成通孔13，再刻蚀形成沟槽12的过程形成沟槽12和通孔13。
步骤5：如图11所示，在所述沟槽和通孔内采用电化学镀(ECP)的方法镀入内连线14。
其中，内连线14为铜(Cu)内连线，镀入内连线14后，还需对所述氧化物18、层间介质层11和内连线14的表面进行化学研磨的过程处理，以使表面平整。
步骤6：如图12所示，去除剩余的氧化物18形成空气间隔19。
该步骤中，可采用湿法蚀刻或者干法蚀刻方法去除剩余的氧化物18。当采用湿法蚀刻时，主要使用稀释的氢氟酸进行湿法蚀刻。
在上述步骤1至6之后，还可以包括：
步骤7：如图13所示，在带有内连线14和空气间隔19的层间介质层11表面形成第二电介质阻挡层20。
该步骤中，第二电介质阻挡层20与前述第一电介质阻挡层15的形成方法和材料一样，此处不再赘述。第二电介质阻挡层20的主要作用是防止铜互连的扩散，并作为以后在其上形成的薄膜层的蚀刻停止层。
通过上述的过程，形成了内连线14和层间介质层11之间的空气间隔19，降低了内连线14的电容影响，进而降低内连线14的RC延迟，加快了内连线14的信号传递速度。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (9)

1.一种IC内连线和层间介质层之间的空气间隔形成方法，其特征在于，包括：
步骤1：提供半导体器件，在所述半导体器件上依次形成第一电介质阻挡层和层间介质层；
步骤2：在所述层间介质层上刻蚀出牺牲区并露出所述第一电介质阻挡层；
步骤3：在所述牺牲区中沉积氧化物；
步骤4：刻蚀部分氧化物形成沟槽，并在所述沟槽中继续刻蚀所述氧化物和第一电介质阻挡层直至露出半导体器件的源漏区或者栅极，形成通孔；
步骤5：在所述沟槽和通孔内电化学镀内连线；
步骤6：去除剩余的氧化物形成空气间隔；
其中，所述步骤4包括：
利用光刻胶作为掩膜，刻蚀部分氧化物形成沟槽；
利用光刻胶作为掩膜，在所述沟槽中继续进行刻蚀形成通孔。
2.根据权利要求1所述的IC内连线和层间介质层之间的空气间隔形成方法，其特征在于，所述方法还包括：
步骤7：在带有内连线和空气间隔的层间介质层表面形成第二电介质阻挡层。
3.根据权利要求1所述的IC内连线和层间介质层之间的空气间隔形成方法，其特征在于，所述步骤2包括：
步骤21：在所述层间介质层上形成具有牺牲区图案的光刻胶；
步骤22：以所述光刻胶为掩膜刻蚀所述层间介质层，形成牺牲区并露出所述第一电介质阻挡层。
4.根据权利要求1所述的IC内连线和层间介质层之间的空气间隔形成方法，其特征在于：所述步骤3中在所述牺牲区中沉积氧化物后还包括对氧化物和层间介质层表面进行化学研磨的过程。
5.根据权利要求1所述的IC内连线和层间介质层之间的空气间隔形成方法，其特征在于：所述步骤5中，在所述沟槽和通孔中电化学镀内连线后还包括对所述氧化物、层间介质层和内连线表面进行化学研磨的过程。
6.根据权利要求1所述的IC内连线和层间介质层之间的空气间隔形成方法，其特征在于：所述电介质阻挡层材料为氮碳化硅，采用等离子体增强化学气相沉积方法进行沉积，反应温度200～400℃，压强2～10torr，高频射线能量200～600W，三甲基硅烷流量100～500sccm，氨气流量100～500sccm，乙烯流量200～1000sccm，氦气流量500～3000sccm，沉积时间30～300s。
7.根据权利要求1所述的IC内连线和层间介质层之间的空气间隔形成方法，其特征在于，所述层间介质层为介电系数小于3.0的材料。
8.根据权利要求1所述的IC内连线和层间介质层之间的空气间隔形成方法，其特征在于，所述步骤4采用干法蚀刻方法刻蚀所述氧化物和第一电介质阻挡层。
9.根据权利要求1所述的IC内连线和层间介质层之间的空气间隔形成方法，其特征在于，所述步骤6中采用湿法蚀刻或干法蚀刻方法去除剩余的氧化物形成空气间隔。
CN201110362161.1A 2011-11-16 2011-11-16 Ic内连线和层间介质层之间的空气间隔形成方法 Active CN103117244B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110362161.1A CN103117244B (zh) 2011-11-16 2011-11-16 Ic内连线和层间介质层之间的空气间隔形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110362161.1A CN103117244B (zh) 2011-11-16 2011-11-16 Ic内连线和层间介质层之间的空气间隔形成方法

Publications (2)

Publication Number Publication Date
CN103117244A CN103117244A (zh) 2013-05-22
CN103117244B true CN103117244B (zh) 2015-04-01

Family

ID=48415583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110362161.1A Active CN103117244B (zh) 2011-11-16 2011-11-16 Ic内连线和层间介质层之间的空气间隔形成方法

Country Status (1)

Country Link
CN (1) CN103117244B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346118B (zh) * 2013-06-27 2015-02-18 上海华力微电子有限公司 抗反射涂层填充式超低介电常数之铜互连制造方法
US10541204B2 (en) 2015-10-20 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure and method of forming the same
CN108321118B (zh) * 2018-04-04 2023-10-13 长鑫存储技术有限公司 导电层间介质空洞的制备方法和半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1521301A1 (en) * 2003-09-30 2005-04-06 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method of formation of airgaps around interconnecting line
CN1677643A (zh) * 2004-03-18 2005-10-05 Imec公司 具有含气隙的镶嵌结构的半导体器件的制造方法
US6995073B2 (en) * 2003-07-16 2006-02-07 Intel Corporation Air gap integration
US7071091B2 (en) * 2004-04-20 2006-07-04 Intel Corporation Method of forming air gaps in a dielectric material using a sacrificial film
CN1943023A (zh) * 2004-04-21 2007-04-04 国际商业机器公司 层内电容降低的集成电路布线结构
CN101399222A (zh) * 2007-09-24 2009-04-01 台湾积体电路制造股份有限公司 具有空气间隙的半导体元件的制造方法
CN101589459A (zh) * 2007-01-26 2009-11-25 应用材料股份有限公司 用于层间介电气隙的pevcd沉积牺牲聚合物薄膜的紫外光固化

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995073B2 (en) * 2003-07-16 2006-02-07 Intel Corporation Air gap integration
EP1521301A1 (en) * 2003-09-30 2005-04-06 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method of formation of airgaps around interconnecting line
CN1677643A (zh) * 2004-03-18 2005-10-05 Imec公司 具有含气隙的镶嵌结构的半导体器件的制造方法
US7071091B2 (en) * 2004-04-20 2006-07-04 Intel Corporation Method of forming air gaps in a dielectric material using a sacrificial film
CN1943023A (zh) * 2004-04-21 2007-04-04 国际商业机器公司 层内电容降低的集成电路布线结构
CN101589459A (zh) * 2007-01-26 2009-11-25 应用材料股份有限公司 用于层间介电气隙的pevcd沉积牺牲聚合物薄膜的紫外光固化
CN101399222A (zh) * 2007-09-24 2009-04-01 台湾积体电路制造股份有限公司 具有空气间隙的半导体元件的制造方法

Also Published As

Publication number Publication date
CN103117244A (zh) 2013-05-22

Similar Documents

Publication Publication Date Title
CN100576499C (zh) 双镶嵌结构的形成方法
US10453700B2 (en) Low damage low-k dielectric etch
CN101355047B (zh) 在低介电常数介质层中形成通孔的方法
CN101459116B (zh) 浅沟槽隔离结构的制造方法
US6355572B1 (en) Method of dry etching organic SOG film
CN100517640C (zh) 半导体器件的制造方法和半导体器件
CN101202244B (zh) 双镶嵌结构形成过程中光刻胶图形的去除方法
CN102148191A (zh) 接触孔形成方法
CN102054745B (zh) 形成接触孔的方法
CN103117244B (zh) Ic内连线和层间介质层之间的空气间隔形成方法
CN103050433A (zh) 半导体的接触孔结构及其制作方法
US9449869B2 (en) Method for fabricating interconnect structure
JP2008251897A (ja) 半導体装置の製造方法
CN104377189A (zh) 具有侧壁层和超厚金属层的集成电路及其制造方法
CN103367225B (zh) 沟槽制备方法
CN101764081B (zh) 连接孔的制造方法
CN102222640B (zh) 通孔形成方法
KR20080076236A (ko) 반도체 소자의 금속 배선 형성 방법
CN104900579A (zh) 半导体器件的形成方法
CN104979269A (zh) 一种半导体器件的制作方法
CN103579089A (zh) 半导体结构及其形成方法
CN103378128A (zh) 钝化层结构及其形成方法、刻蚀方法
KR100905828B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR20090039436A (ko) 반도체 소자의 배선 형성 방법
CN103165520A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant