CN103346118B - 抗反射涂层填充式超低介电常数之铜互连制造方法 - Google Patents
抗反射涂层填充式超低介电常数之铜互连制造方法 Download PDFInfo
- Publication number
- CN103346118B CN103346118B CN201310262907.0A CN201310262907A CN103346118B CN 103346118 B CN103346118 B CN 103346118B CN 201310262907 A CN201310262907 A CN 201310262907A CN 103346118 B CN103346118 B CN 103346118B
- Authority
- CN
- China
- Prior art keywords
- copper
- antireflecting coating
- dielectric
- layer
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种抗反射涂层填充式超低介电常数之铜互连制造方法，包括：淀积无掺杂硅玻璃，并进行通孔光刻；一体化双大马士革结构刻蚀；金属铜填充制备工艺；化学机械研磨；湿法刻蚀去除所述作为过渡介质层的无掺杂硅玻璃，并形成电介质填充空间；填充所述抗反射涂层；对所述抗反射涂层进行等离子体刻蚀，使得抗反射涂层和金属铜填充之异于第一功能层的一侧具有同一水平面；淀积第二NDC阻隔层，完成当层铜互联结构。本发明采用无掺杂硅玻璃代替传统的Low-k电介质材料作为过渡介质层，并完成所述工艺，极大的扩充了蚀刻，湿法清洁，铜扩散保护层，铜填充和化学研磨等的工艺窗口，降低了对工艺设备的要求，节省生产成本，提高了半导体器件的电性和可靠性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种抗反射涂层填充式超低介电常数之铜互连制造方法。
背景技术
由于金属材料和绝缘材料对传播延时都会产生影响，铜（Cu）导线比铝（Al）导线的电阻更低，且FSG比SiO2的电介质常数（k值）低，进入90nm工艺后铜互连与low-k工艺便同时应用，使得传播延时变得越来越短了。
芯片中使用low-k电介质作为层间电介质层，可以减少寄生电容容量，降低信号串扰，这样就允许互连线之间的距离更近，为提高芯片集成度扫清了障碍；同时，减小电介质k值可以缩短信号传播延时，这样就为提高芯片速度留下了一定空间。
但是，low-k并非十全十美。电介质作为芯片必备的一种材料，除了低k值外，电介质材料至少应具备以绝缘性能好、便于制造等特性。特别是进入45nm工艺后，超低介电常数（ultra low-k）电介质的开发和应用是芯片厂商面临的难题。由于low-k材料的抗热性、化学性、机械延展性以及材料稳定性等问题都还没有得到完全解决，给芯片的制造和质量控制带来很多困难。采用low-k材料后，传统的制造工艺由于low-k材料的松软结构和易渗透性，使得刻蚀（ETCH）、化学机械研磨（CMP）和清洁工序变得更为艰难，并导致成品率下降和生产成本的提高。
众所周知地，传统的半导体后段铜互连工艺包括low-k一体化蚀刻/湿法清洁/铜填充/化学研磨等。传统的半导体后段铜互连工艺之low-k电介质的刻蚀造成铜填充空穴，low-k电介质损伤造成凹曲形貌（bowing profile），上部关键尺寸（Critical dimension,CD）过大造成low-k电介质隔离层太薄等难题。另一方面，low-k电介质在干刻后到湿法的等待时间（Q time）大大缩短，对等离子体蚀刻和湿法蚀刻带来巨大挑战。
作为本领域技术人员，容易理解地，所述边沿过腐蚀现象在low-k电介质工艺中是常见的问题，将会导致电性和可靠性的问题，给CMP也带来挑战。
为了克服所述挑战，获得得到符合规格的性能，整个半导体业界不断地投入大量资金和精力去研发出更为先进的设备来提高工艺能力，直接导致生产成本大幅提高，改善却极其有限。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种抗反射涂层填充式超低介电常数之铜互连制造方法。
发明内容
本发明是针对现有技术中，传统的铜互连制造工艺之low-k电介质的刻蚀造成铜填充空穴，low-k电介质损伤造成凹曲形貌（bowing profile），上部关键尺寸（Critical dimension,CD）过大造成low-k电介质隔离层太薄等缺陷；low-k电介质在干刻后到湿法的等待时间（Q time）大大缩短，对等离子体蚀刻和湿法蚀刻带来巨大挑战等缺陷，以及low-k电介质工艺中常出现的边沿过腐蚀现象，导致电性和可靠性差等缺陷提供一种抗反射涂层填充式超低介电常数之铜互连制造方法。
为实现本发明之目的，本发明提供一种抗反射涂层填充式超低介电常数之铜互连制造方法，所述方法包括：
执行步骤S1：在通过所述第一NDC阻隔层隔离的第一功能层上淀积无掺杂硅玻璃（Un-doped Silicon Glass,USG）作为过渡介质层，并淀积硬掩膜结构、涂敷光阻，进行通孔光刻；
执行步骤S2：利用USG作为过渡介质层，并在硬掩膜结构的遮蔽下进行一体化双大马士革结构刻蚀；
执行步骤S3：利用USG作为过渡介质层，并在所述双大马士革结构内进行金属铜填充制备工艺，所述金属铜填充与所述第一功能层之铜填充连接；
执行步骤S4：利用USG作为过渡介质层，并对所述双大马士革结构内的金属铜填充进行化学机械研磨（Chemical Mechanical Polishing,CMP）；
执行步骤S5：湿法刻蚀去除所述作为过渡介质层的无掺杂硅玻璃，并形成电介质填充空间；
执行步骤S6：在所述电介质填充空间内填充所述抗反射涂层；
执行步骤S7：对所述抗反射涂层进行等离子体刻蚀，使得所述抗反射涂层和所述金属铜填充之异于所述第一功能层的一侧具有同一水平面；
执行步骤S8：在所述抗反射涂层和所述金属铜填充所具有同一水平面上淀积第二NDC阻隔层，即完成当层的铜互联结构。
可选地，所述第一功能层具有第一抗反射涂层填充结构，并在所述第一抗反射涂层填充结构之间形成铜填充，且所述第一功能层通过所述第一NDC阻隔层与所述过渡介质层隔离。
可选地，所述湿法刻蚀采用化学药剂之体积百分比为H2O：HF（质量百分比49%）=10：1。
可选地，在所述药剂比例下进行的湿法刻蚀中，所述过渡介质层对所述第一NDC阻隔层的选择比≥50：1。
可选地，对所述介质填充空间内填充所述抗反射涂层时，所述抗反射涂层采用主转速为1500～2000转/min的KrF底部抗反射涂层。
可选地，所述等离子体刻蚀所采用的气体为H2：Ar=200：100sccm。
可选地，所述压力范围为50～100mT。
可选地，所述高频能量HF：低频能量LF=1000：500。
可选地，经过所述等离子体刻蚀后的所述抗反射涂层可经受后续第二NDC隔离层淀积时所使用的400℃高温。
综上所述，本发明抗反射涂层填充式超低介电常数铜互连制造方法采用无掺杂硅玻璃代替传统的Low-k电介质材料作为过渡介质层，并完成所述一体化刻蚀/湿法清洁/金属铜填充/化学机械研磨等工艺，极大的扩充了蚀刻，湿法清洁，铜扩散保护层，铜填充和化学研磨等的工艺窗口，从而降低了对工艺设备的要求，节省生产成本，提高了半导体器件的电性和可靠性。另一方面，本发明所述抗反射涂层属于低介电常数介质，其k值小于2.2，达到超低介电常数的级别，所述抗反射涂层不仅制造成本低廉，而且进一步降低了k值。
附图说明
图1所示为本发明抗反射涂层填充式超低介电常数之铜互连制造方法的流程图；
图2（a）～2（h）所示为本发明抗反射涂层填充式超低介电常数之铜互连制造的阶段性结构示意图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
请参阅图1，图1所示为本发明抗反射涂层填充式超低介电常数之铜互连制造方法的流程图。所述抗反射涂层填充式超低介电常数之铜互连制造方法包括：
执行步骤S1：在通过所述第一NDC阻隔层隔离的第一功能层上淀积无掺杂硅玻璃（Un-doped Silicon Glass,USG）作为过渡介质层，并淀积硬掩膜结构、涂敷光阻，进行通孔光刻；
执行步骤S2：利用USG作为过渡介质层，并在硬掩膜结构的遮蔽下进行一体化双大马士革结构刻蚀；
执行步骤S3：利用USG作为过渡介质层，并在所述双大马士革结构内进行金属铜填充制备工艺，所述金属铜填充与所述第一功能层之铜填充连接；
执行步骤S4：利用USG作为过渡介质层，并对所述双大马士革结构内的金属铜填充进行化学机械研磨（Chemical Mechanical Polishing,CMP）；
执行步骤S5：湿法刻蚀去除所述作为过渡介质层的无掺杂硅玻璃，并形成电介质填充空间；
执行步骤S6：在所述电介质填充空间内填充所述抗反射涂层；
执行步骤S7：对所述抗反射涂层进行等离子体刻蚀，使得所述抗反射涂层和所述金属铜填充之异于所述第一功能层的一侧具有同一水平面；
执行步骤S8：在所述抗反射涂层和所述金属铜填充所具有同一水平面上淀积第二NDC阻隔层，即完成当层的铜互联结构。
请参阅图2（a）～2（h），并结合参阅图1，图2（a）～2（h）所示为本发明抗反射涂层填充式超低介电常数铜互连制造的阶段性结构示意图。所述抗反射涂层填充式超低介电常数铜互连制造的方法，包括：
执行步骤S1：在通过所述第一NDC阻隔层101隔离的第一功能层10上淀积无掺杂硅玻璃（Un-doped Silicon Glass,USG）作为过渡介质层11，并淀积硬掩膜结构12、涂敷光阻13，进行通孔14光刻；
执行步骤S2：利用USG作为过渡介质层11，并在所述硬掩膜结构12的遮蔽下进行一体化双大马士革结构15刻蚀；
执行步骤S3：利用USG作为过渡介质层11，并在所述双大马士革结构15内进行金属铜填充16制备工艺，所述金属铜填充16与所述第一功能层10之铜填充102连接；
执行步骤S4：利用USG作为过渡介质层11，并对所述双大马士革结构15内的金属铜填充16进行化学机械研磨（Chemical Mechanical Polishing,CMP）；
执行步骤S5：湿法刻蚀去除所述作为过渡介质层11的无掺杂硅玻璃，并形成电介质填充空间17；
执行步骤S6：在所述电介质填充空间17内填充所述抗反射涂层18；
执行步骤S7：对所述抗反射涂层18进行等离子体刻蚀，使得所述抗反射涂层18和所述金属铜填充16之异于所述第一功能层10的一侧具有同一水平面；
执行步骤S8：在所述抗反射涂层18和所述金属铜填充16所具有的同一水平面上淀积第二NDC阻隔层19，即完成当层的铜互联结构。
其中，所述第一功能层10具有第一抗反射涂层填充结构103，并在所述第一抗反射涂层填充结构103之间形成铜填充102，且所述第一功能层10通过所述第一NDC阻隔层101与所述过渡介质层11隔离。
在所述步骤S5中，采用高选择比的湿法刻蚀工艺，去除作为过渡介质层11的无掺杂硅玻璃，以形成所述电介质填充空间17，并保留用于所述第一功能层10进行隔离的第一NDC阻隔层101。具体地，所述高选择比的湿法刻蚀采用化学药剂之体积百分比为H2O：HF（质量百分比49%）=10：1。在所述药剂比例下进行的湿法刻蚀中，所述过渡介质层11对所述第一NDC阻隔层101的选择比≥50：1。
在所述步骤S6中，对所述介质填充空间17内填充所述抗反射涂层18时，所述抗反射涂层18采用主转速为1500～2000转/min的KrF底部抗反射涂层。
在所述步骤S7中，对所述电介质填充空间17内填充的所述抗反射涂层18进行等离子体刻蚀，使得所述抗反射涂层18和所述金属铜填充16之异于所述第一功能层10的一侧具有同一水平面。所述等离子体刻蚀所采用的气体为H2：Ar=200：100sccm，压力范围为50～100mT，高频能量HF：低频能量LF=1000：500。
明显地，本发明采用无掺杂硅玻璃代替传统的Low-k电介质材料作为过渡介质层11，首先完成所述一体化刻蚀/湿法清洁/金属铜填充/化学机械研磨等工艺；然后用高选择比的湿法蚀刻去所述过渡介质层11，而保留所述第一功能层10用于隔离的第一NDC隔离层101；再次在去除所述过渡介质层11所形成的电介质填充空间17内填充所述抗反射涂层18充当low-k电介质材料。所述等离子体刻蚀具有低蚀刻率、高均匀度的特性，便于通过时间来控制蚀刻终点，以保证所述抗反射涂层18和所述金属铜填充16之异于所述第一功能层10的一侧具有同一水平面。同时，所述等离子体刻蚀可以硬化所述抗反射涂层18之表面，使得所述抗反射涂层18可经受后续第二NDC隔离层19淀积时所使用的400℃高温；最后淀积第二NDC阻隔层19，即完成当层的铜互联结构。
综上所述，本发明抗反射涂层填充式超低介电常数铜互连制造方法采用无掺杂硅玻璃代替传统的Low-k电介质材料作为过渡介质层，并完成所述一体化刻蚀/湿法清洁/金属铜填充/化学机械研磨等工艺，极大的扩充了蚀刻，湿法清洁，铜扩散保护层，铜填充和化学研磨等的工艺窗口，从而降低了对工艺设备的要求，节省生产成本，提高了半导体器件的电性和可靠性。另一方面，本发明所述抗反射涂层属于低介电常数介质，其k值小于2.2，达到超低介电常数的级别，所述抗反射涂层不仅制造成本低廉，而且进一步降低了k值。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。
Claims (9)
1.一种抗反射涂层填充式超低介电常数之铜互连制造方法，其特征在于，所述方法包括：
执行步骤S1：在通过第一NDC阻隔层隔离的第一功能层上淀积无掺杂硅玻璃(Un-doped Silicon Glass,USG)作为过渡介质层，并淀积硬掩膜结构、涂敷光阻，进行通孔光刻；
执行步骤S2：利用USG作为过渡介质层，并在硬掩膜结构的遮蔽下进行一体化双大马士革结构刻蚀；
执行步骤S3：利用USG作为过渡介质层，并在所述双大马士革结构内进行金属铜填充制备工艺，所述金属铜填充与所述第一功能层之铜填充连接；
执行步骤S4：利用USG作为过渡介质层，并对所述双大马士革结构内的金属铜填充进行化学机械研磨(Chemical Mechanical Polishing,CMP)；
执行步骤S5：湿法刻蚀去除所述作为过渡介质层的无掺杂硅玻璃，并形成电介质填充空间；
执行步骤S6：在所述电介质填充空间内填充所述抗反射涂层；
执行步骤S7：对所述抗反射涂层进行等离子体刻蚀，使得所述抗反射涂层和所述金属铜填充之异于所述第一功能层的一侧具有同一水平面；
执行步骤S8：在所述抗反射涂层和所述金属铜填充所具有同一水平面上淀积第二NDC阻隔层，即完成当层的铜互联结构。
2.如权利要求1所述的抗反射涂层填充式超低介电常数之铜互连制造方法，其特征在于，所述第一功能层具有第一抗反射涂层填充结构，并在所述第一抗反射涂层填充结构之间形成铜填充，且所述第一功能层通过所述第一NDC阻隔层与所述过渡介质层隔离。
3.如权利要求1所述的抗反射涂层填充式超低介电常数之铜互连制造方法，其特征在于，所述湿法刻蚀采用化学药剂之体积百分比为H2O∶HF＝10∶1，其中，所述HF溶液的质量百分比49％。
4.如权利要求3所述的抗反射涂层填充式超低介电常数之铜互连制造方法，其特征在于，在所述药剂比例下进行的湿法刻蚀中，所述过渡介质层对所述第一NDC阻隔层的选择比≥50∶1。
5.如权利要求1所述的抗反射涂层填充式超低介电常数之铜互连制造方法，其特征在于，对所述介质填充空间内填充所述抗反射涂层时，所述抗反射涂层采用主转速为1500～2000转/min的KrF底部抗反射涂层。
6.如权利要求1所述的抗反射涂层填充式超低介电常数之铜互连制造方法，其特征在于，所述等离子体刻蚀所采用的气体为H2∶Ar＝200∶100sccm。
7.如权利要求6所述的抗反射涂层填充式超低介电常数之铜互连制造方法，其特征在于，所述等离子体刻蚀所采用的压力范围为50～100mT。
8.如权利要求7所述的抗反射涂层填充式超低介电常数之铜互连制造方法，其特征在于，所述等离子体刻蚀所采用的高频能量HF∶低频能量LF＝1000∶500。
9.如权利要求8所述的抗反射涂层填充式超低介电常数之铜互连制造方法，其特征在于，经过所述等离子体刻蚀后的所述抗反射涂层可经受后续第二NDC隔离层淀积时所使用的400℃高温。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310262907.0A CN103346118B (zh) | 2013-06-27 | 2013-06-27 | 抗反射涂层填充式超低介电常数之铜互连制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310262907.0A CN103346118B (zh) | 2013-06-27 | 2013-06-27 | 抗反射涂层填充式超低介电常数之铜互连制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103346118A CN103346118A (zh) | 2013-10-09 |
| CN103346118B true CN103346118B (zh) | 2015-02-18 |
Family
ID=49280905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310262907.0A Active CN103346118B (zh) | 2013-06-27 | 2013-06-27 | 抗反射涂层填充式超低介电常数之铜互连制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103346118B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102082114A (zh) * | 2009-12-01 | 2011-06-01 | 中芯国际集成电路制造(上海)有限公司 | 双大马士革结构的形成方法 |
| CN103117244A (zh) * | 2011-11-16 | 2013-05-22 | 中芯国际集成电路制造(上海)有限公司 | Ic内连线和层间介质层之间的空气间隔形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389927B1 (ko) * | 2001-06-07 | 2003-07-04 | 삼성전자주식회사 | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 |
-
2013
- 2013-06-27 CN CN201310262907.0A patent/CN103346118B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102082114A (zh) * | 2009-12-01 | 2011-06-01 | 中芯国际集成电路制造(上海)有限公司 | 双大马士革结构的形成方法 |
| CN103117244A (zh) * | 2011-11-16 | 2013-05-22 | 中芯国际集成电路制造(上海)有限公司 | Ic内连线和层间介质层之间的空气间隔形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103346118A (zh) | 2013-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104241249A (zh) | 硅通孔互连结构及其制作方法 | |
| US20130078806A1 (en) | Method for Fabricating Copper Interconnections in an Ultra Low Dielectric Constant Film | |
| CN102446824B (zh) | 一种大马士革的集成方法 | |
| CN104347477A (zh) | 半导体结构的形成方法 | |
| CN105513983A (zh) | 晶圆键合的方法以及晶圆键合结构 | |
| CN100372113C (zh) | 一种具有空气间隔的集成电路结构及其制作方法 | |
| CN103545196B (zh) | 金属互连线的制造方法 | |
| CN105789111A (zh) | 半导体结构的形成方法 | |
| CN103560124A (zh) | 一种穿硅通孔（tsv）结构及其制造方法 | |
| CN103346118B (zh) | 抗反射涂层填充式超低介电常数之铜互连制造方法 | |
| CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
| CN104143528A (zh) | 互连结构的形成方法 | |
| CN103515353B (zh) | 一种光刻胶填充式金属互连结构及其制造方法 | |
| CN105226048A (zh) | 一种三维集成电感器及其制造方法 | |
| CN103928389A (zh) | 半导体结构的形成方法 | |
| CN102403263B (zh) | 双大马士革结构中的沟槽刻蚀方法 | |
| CN104576497B (zh) | 一种集成无源器件的制备方法 | |
| CN102709233A (zh) | 铜双大马士革结构形成方法以及半导体器件制造方法 | |
| CN103579089A (zh) | 半导体结构及其形成方法 | |
| CN105826279A (zh) | 半导体结构及其形成方法 | |
| CN103165436B (zh) | 制作半导体器件的方法 | |
| CN102820258A (zh) | 一种具有超低介电常数层的铜双大马士革结构的方法 | |
| CN102214612B (zh) | 静态随机存储器的制备方法 | |
| CN102129960A (zh) | 电容器制作方法 | |
| CN110648960B (zh) | Mram器件与其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |