CN103560124A - 一种穿硅通孔（tsv）结构及其制造方法 - Google Patents

Abstract

本发明提供了一种穿硅通孔（TSV）结构在保证TSV可靠性和绝缘完整性的同时，简化了工艺流程，降低了制造成本，其包括TSV孔，所述TSV孔设置在硅衬底上，其特征在于：所述TSV孔内依次设置有多层绝缘层、扩散阻挡层、种子层和导电金属层，本发明还提供了一种穿硅通孔（TSV）结构的制造方法。

Description

一种穿硅通孔(TSV)结构及其制造方法

技术领域

本发明涉及微电子行业基板封装技术领域，具体涉及一种穿硅通孔（TSV）结构及其制造方法。

背景技术

随着集成电路工艺的发展,除了对器件本身提出的高速、低功耗、高可靠性的性能要求之外,互连技术的发展也在越来越大的程度上影响了器件的总体性能,减少RC延迟时间(其中R是互连金属的电阻,C是和介质相关的电容),达到和器件延迟相当的水平是一个很大的挑战。而硅通孔(TSV)技术则可有效的降低RC延时。TSV技术是先进的三维系统级封装(3D SIP)集成技术乃至三维集成电路(3D IC)集成技术的核心.TSV绝缘完整性是决定其电性能和长期可靠性的关键因素。

铜在硅或介质中都有较高的扩散速率，例如在300℃到700℃温度区间，铜在Si中扩散速率为4.7*10-3exp（-0.43kT）cm2/s， 一旦铜原子进入硅器件，便会成为深能级受主杂质，从而产生复合中心使载流子寿命降低，最终导致器件性能退化甚至失效。另外铜和介质的粘附性能较弱，也较易受到腐蚀。

在TSV制作工艺中, 绝缘膜（如SiO2）的存在可以防止后形成的导电材料(如铜)扩散入衬底,防止互连材料铜和硅基底之间形成导电通道；由于Cu很容易扩散到介质中从而使介质的介电性能严重退化，为了避免铜互联电路中的合金化，阻止填充金属（比如铜）向绝缘层扩散，在Cu和Si之间必须加入一扩散阻挡层从而提高芯片的电学可靠性和稳定性。扩散阻挡层应该具备以下基本性能：

1）优良的稳定性和阻挡铜扩散的特性；

2）较低电阻率。因为扩散阻挡层包围在每层的铜导线周围，扩散阻挡层的电阻也为互连线电阻的一部分。电阻率低可以使得整个互连线的电阻更小；

3）超薄且无针孔裂缝，和上面的原因相同，薄的扩散阻挡层可以使电阻率更低的铜占据更多的空间从而总的互连电阻更低；

4）整个工艺的沉积温度小于400℃；

5）和低k介质、铜、刻蚀停止层等都有较好的粘附性，但不能与其发生任何化学反应。

大多数情况下绝缘膜采用SiO2层，SiO2的形成一般采用PECVD技术。扩散阻挡层一般选择Ti、Ta及他们的氮化物等材料，主流的制作方法是采用溅射的方式，目前主要采用物理气相沉积（PVD）等方式。

当TSV采用单一绝缘层时，在后续背面露头工艺过程中，由于刻蚀深度要求以及刻蚀速率的要求，往往刻蚀溶液会采用氢氟酸+硝酸体系，但是该溶液体系也会刻蚀二氧化硅绝缘层，而且硅和二氧化硅的刻蚀选择比较小，一旦二氧化硅绝缘层刻蚀完后，Ti或TiN等扩散阻挡层就会暴露在刻蚀溶液中，该刻蚀液对Ti的刻蚀速率更高，造成的结果要么是1）对填充金属造成刻蚀（单层扩散层结构中，Ti扩散阻挡层刻蚀完后，刻蚀液立即会与填充金属发生反应）；2）扩散阻挡层发生严重根切现象；3）工艺流程的复杂及成本的提高（因为上述结果会考虑使用其他刻蚀液或干法刻蚀，其他的湿法刻蚀液的刻蚀速率较慢，而干法刻蚀对于较大深度的刻蚀成本较高）。

当扩散阻挡层采用如Ti或Ti/TiN结构时，在TSV制作过程中，单一阻挡层与硅和Cu导电层粘附力不是同样的好，因而采用双层结构，但是双层结构也存在一个问题，那就是TiN薄膜应力较大，Ti/TiN结构可能会造成更大的应力，同时该双层结构的电阻也较大，使得可靠性及电性能降低。

发明内容

针对上述问题，本发明提供了一种穿硅通孔（TSV）结构及其制造方法，在保证TSV可靠性和绝缘完整性的同时，简化了工艺流程，降低了制造成本。

其技术方案是这样的：一种穿硅通孔（TSV）结构，其包括TSV孔，所述TSV孔设置在硅衬底上，其特征在于：所述TSV孔内依次设置有多层绝缘层、扩散阻挡层、种子层和导电金属层。

其进一步特征在于：所述扩散阻挡层包括多层扩散阻挡层。

一种穿硅通孔（TSV）结构的制造方法，其特征在于：其包括以下步骤：

（1）、在硅衬底上刻蚀TSV孔；

（2）、在TSV孔内沉积多层绝缘层；

（3）、在绝缘层上沉积扩散阻挡层；

（4）、在扩散阻挡层上沉积种子层；

（5）、在种子层上填充导电金属；

其进一步特征在于，

在硅衬底上刻蚀TSV孔底部体硅，露出TSV孔头部；

步骤（1）中，采用干法刻蚀TSV孔；

步骤（2）中，沉积两层绝缘层，第一层绝缘层沉积TEOS，第二层绝缘层沉积Si3N4；

进一步地，硅衬底上刻蚀TSV孔底部体硅：采用三阶段刻蚀TSV孔底部体硅，第一阶段采用HF：HNO3=3:1-1:2 v%体积比的溶液，第二阶段采用HF：HNO3=1:3-1:9 v%体积比的溶液，第三阶段采用HF：HNO3=1:10-1:50v %体积比的溶液；

进一步地，硅衬底上刻蚀TSV孔底部体硅：采用两阶段刻蚀TSV孔底部体硅，第一阶段采用HF：HNO3=3:1-1:9v%体积比的溶液，第二阶段采用HF：HNO3=1:10-1:50v%体积比的溶液。

进一步地，硅衬底上刻蚀TSV孔底部体硅：直接采用HF：HNO3=3:1-1:50 v%体积比的溶液刻蚀TSV孔底部体硅。

本发明的上述穿硅通孔（TSV）结构中，由于TSV孔内设置多层绝缘层，在刻蚀TSV孔底部体硅，露出TSV孔头部过程中，有效防止了导电金属的刻蚀，可靠性和绝缘完整性的同时，简化了工艺流程，降低了制造成本。

附图说明

图1为本发明TSV孔结构示意图；

图2为TSV孔结构底部刻蚀示意图。

具体实施方式

见图1、一种穿硅通孔（TSV）结构，其包括TSV孔201， TSV孔201设置在硅衬底101上，TSV孔201内依次设置有第一层绝缘层301、第二层绝缘层401、扩散阻挡层501、种子层（图中未画出）和导电金属层（图中未画出）。

一种穿硅通孔（TSV）结构的制造方法，其特征在于：其包括以下步骤：

（1）、在硅衬底上刻蚀TSV孔201：首先干法刻蚀TSV孔201，刻蚀一定深度，使其距衬底底部厚度为T21；

（2）、在TSV孔201内沉积多层绝缘层：在包括衬底正面102及TSV孔内沉积第一层绝缘层301，比如利用PECVD沉积TEOS，然后在其上再沉积第二绝缘层401，比如PECVD沉积Si3N4，

（3）、在第二绝缘层401上沉积扩散阻挡层501：沉积扩散阻挡层501，扩散阻挡层501可以是一层，也可以是多层（图中只画出了一层），扩散阻挡层的沉积方法有CVD、PVD、溅射、原子层沉积技术（ALD）等；

（4）、在扩散阻挡层501上刻蚀种子层：为了在TSV孔201内填充导电金属，还需要在扩散阻挡层501上先沉积一层种子层（图中未画出），沉积方法有PVD，ALD等；

（5）、在种子层上电镀填充导电金属（图中未画出）：最终通过电镀等方法填充导电金属，导电填充金属一般为铜，也可以是钨、多晶硅等其他材料。

上述步骤完成后，就可以利用湿法腐蚀来替代传统的减薄、CMP等工艺流程完成减薄及抛光步骤来刻蚀TSV孔底部体硅，同时露出TSV头部。

图中：202为TSV头部，301为第一绝缘层，401为第二绝缘层，501为扩散阻挡层， T11为原始衬底厚度，T21为TSV头部距衬底底部的厚度。

实施例一，

见图2，刻蚀TSV孔底部体硅：刻蚀液采用氢氟酸/硝酸体系（包括用去离子水或醋酸等稀释）。为了更好的实现上述过程，腐蚀过程中可以根据不同阶段选择不同体积比的HF/HNO3混合溶液，比如第一阶段，需要刻蚀大量体硅，可以采用HF：HNO3=3:1-1:2 v%（优选2:1 v%）体积比的溶液，其刻蚀体硅的速率较大；刻蚀体硅到一定深度，当TSV头部距衬底底部 一定距离（比如2-5μm），进入第二阶段进行抛光，可以采用HF：HNO3=1:3-1:9 v%（优选1:3 v%）体积比的溶液，该溶液具有抛光作用；然后为了露出TSV头部，还需要刻蚀一定深度（根据需求而定）的体硅，为了保证衬底的共面性及减小后续刻蚀引入较大的高度差（TTV），可以使用HF：HNO3=1:10-1:50v%（优选1:25v %）体积比的溶液。在传统TSV结构中，该刻蚀溶液不适用，原因在于HF/HNO3混合溶液可以同时刻蚀硅和二氧化硅，一旦二氧化硅刻蚀完，扩散阻挡层就会暴露在刻蚀溶液中，该刻蚀溶液刻蚀传统的扩散阻挡层（Ti），甚至刻蚀导电填充层，严重降低了可靠性。而本发明所介绍的结构，即使二氧化硅层被刻蚀溶液腐蚀掉，但是该刻蚀溶液基本上不刻蚀氮化硅层，因此对TSV孔内的扩散阻挡层和导电填充层起到了很好的保护作用。

实施例二， 

见图2，刻蚀TSV孔底部体硅：刻蚀液采用氢氟酸/硝酸体系（包括用去离子水或醋酸等稀释）。为了更好的实现上述过程，腐蚀过程中可以根据不同阶段选择不同体积比的HF/HNO3混合溶液，比如第一阶段，需要刻蚀大量体硅，可以采用HF：HNO3=3:1-1:9 v%(优选2:1v%)体积比的溶液，其刻蚀体硅的速率较大；刻蚀体硅到一定深度，当TSV头部距衬底底部 一定距离（比如2-5μm），进入第二阶段进行刻蚀，目的是为了露出TSV头部，所以还需要刻蚀一定深度（根据需求而定）的体硅，为了保证衬底的共面性及减小后续刻蚀引入较大的高度差（TTV），可以使用HF：HNO3=1:10-1:50v%（优选1:25v%）体积比的溶液。在传统TSV结构中，该刻蚀溶液不适用，原因在于HF/HNO3混合溶液可以同时刻蚀硅和二氧化硅，一旦二氧化硅刻蚀完，扩散阻挡层就会暴露在刻蚀溶液中，该刻蚀溶液对刻蚀传统的扩散阻挡层（Ti），甚至刻蚀导电填充层，严重降低了可靠性。而本发明所介绍的结构，即使二氧化硅层被刻蚀溶液腐蚀掉，但是该刻蚀溶液基本上不刻蚀氮化硅层，因此对TSV孔内的扩散阻挡层和导电填充层起到了很好的保护作用。

实施例三， 

见图2，刻蚀TSV孔底部体硅：刻蚀液采用氢氟酸/硝酸体系（包括用去离子水或醋酸等稀释）。腐蚀溶液可以采用HF：HNO3=3:1-1:50 v%（优选1:10v%）体积比的溶液，刻蚀体硅直至露出TSV头部。在传统TSV结构中，该刻蚀溶液不适用，原因在于HF/HNO3混合溶液可以同时刻蚀硅和二氧化硅，一旦二氧化硅刻蚀完，扩散阻挡层就会暴露在刻蚀溶液中，该刻蚀溶液对刻蚀传统的扩散阻挡层（Ti），甚至刻蚀导电填充层，严重降低了可靠性。而本发明所介绍的结构，即使二氧化硅层被刻蚀溶液腐蚀掉，但是该刻蚀溶液基本上不刻蚀氮化硅层，因此对TSV孔内的扩散阻挡层和导电填充层起到了很好的保护作用。

本发明中一种穿硅通孔（TSV）结构及其制造方法优势在于：

可采用氢氟酸+硝酸体系刻蚀衬底体硅，省去了传统工艺流程中的减薄及CMP设备，该刻蚀体系具有集减薄、抛光与一体的功能，简化工艺流程。

1）绝缘层采用至少2层结构，比如氧化硅/氮化硅。该结构的好处在于：

在TSV 背面露头工艺中，由于氮化硅可以作为刻蚀停止层，所以无需考虑刻蚀溶液会对扩散阻挡层及铜填充层造成损伤；

由于氮化硅层应力较大，采用二氧化硅/氮化硅结构时，二氧化硅层可以作为氮化硅层的应力缓冲层。

2）扩散阻挡层采用3层结构，比如Ti/TiN/Ti结构，该结构的好处在于：

减小互连线电阻R：采用三层结构的电阻较小，在同样电阻值的情况下，三层结构的阻挡层厚度会减小。通过减小Cu扩散阻挡层总厚度来增加Cu在via中的填充体积有利于铜填充层的电学性能的提高。原因在于一方面可以增大Cu线的导电横截面积，另一方面可以获得结晶性更好的，更低电阻率的Cu材料，从而增大Cu线的导电性能等。例如，如何互连线扩散阻挡层的厚度减小2nm，电导率可以上升15%。

三层结构其应力比两层结构的应力较小，而且中间层（比如氮化钛）的厚度即使在超薄（3nm以下）也能保证其在热力场，强电场条件下不会发生扩散，从而提高Cu扩散阻挡性能，同时还能对低k介质起到良好的保护作用，提高介质击穿特性。

三层结构的界面更平滑，从而减小因为界面散射而导致的Cu互连线有效电阻率的上升。

Claims (10)

1.一种穿硅通孔（TSV）结构，其包括TSV孔，所述TSV孔设置在硅衬底上，其特征在于：所述TSV孔内依次设置有多层绝缘层、扩散阻挡层、种子层和导电金属层。

2.根据权利要求1所述的一种穿硅通孔（TSV）结构，其特征在于：所述扩散阻挡层包括多层扩散阻挡层。

3.根据权利要求2所述的一种穿硅通孔（TSV）结构，其特征在于：所述扩散阻挡层为Ti/TiN/Ti结构。

4.根据权利要求1所述的一种穿硅通孔（TSV）结构，其特征在于：所述绝缘层为氧化硅/氮化硅结构。

5.根据权利要求1所述的一种穿硅通孔（TSV）结构的制造方法，其特征在于：其包括以下步骤：

（1）、在硅衬底上刻蚀TSV孔；

（2）、在TSV孔内沉积多层绝缘层；

（3）、在绝缘层上沉积扩散阻挡层；

（4）、在扩散阻挡层上沉积种子层；

（5）、在种子层上填充导电金属。

6.根据权利要求5所述的一种穿硅通孔（TSV）结构的制造方法，其特征在于：在硅衬底上刻蚀TSV孔底部体硅，露出TSV孔头部。

7.根据权利要求5所述的一种穿硅通孔（TSV）结构的制造方法，其特征在于：步骤（2）中，沉积两层绝缘层，第一层绝缘层沉积TEOS，第二层绝缘层沉积Si3N4。

8.根据权利要求5所述的一种穿硅通孔（TSV）结构的制造方法，其特征在于：硅衬底上刻蚀TSV孔底部体硅：采用三阶段刻蚀TSV孔底部体硅，第一阶段采用HF：HNO3=3:1 -1:2v%体积比的溶液，第二阶段采用HF：HNO3=1:3-1:9 v%体积比的溶液，第三阶段采用HF：HNO3=1:10-1:50v %体积比的溶液。

9.根据权利要求5所述的一种穿硅通孔（TSV）结构的制造方法，其特征在于：硅衬底上刻蚀TSV孔底部体硅：采用两阶段刻蚀TSV孔底部体硅，第一阶段采用HF：HNO3=3:1-1:9v%体积比的溶液，第二阶段采用HF：HNO3=1:10-1:50v%体积比的溶液。

10.根据权利要求5所述的一种穿硅通孔（TSV）结构的制造方法，其特征在于：硅衬底上刻蚀TSV孔底部体硅：直接采用HF：HNO3=3:1-1:50 v%体积比的溶液刻蚀TSV孔底部体硅。

Images