CN103956334B - 集成电路中rdl和tsv金属层一次成型方法 - Google Patents

集成电路中rdl和tsv金属层一次成型方法 Download PDF

Info

Publication number
CN103956334B
CN103956334B CN201410191832.6A CN201410191832A CN103956334B CN 103956334 B CN103956334 B CN 103956334B CN 201410191832 A CN201410191832 A CN 201410191832A CN 103956334 B CN103956334 B CN 103956334B
Authority
CN
China
Prior art keywords
tsv
rdl
layer
unicircuit
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410191832.6A
Other languages
English (en)
Other versions
CN103956334A (zh
Inventor
李恒甫
张文奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410191832.6A priority Critical patent/CN103956334B/zh
Publication of CN103956334A publication Critical patent/CN103956334A/zh
Application granted granted Critical
Publication of CN103956334B publication Critical patent/CN103956334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种集成电路中RDL和TSV金属层一次成型方法，包括：TSV的光刻和蚀刻；TSV光刻胶的去除和清洗；TSV绝缘层氧化物沉积；TSV？BARC填充及刻蚀；RDL光刻和蚀刻；RDL光刻胶的去除和清洗；扩散阻挡层和种子层的沉积；金属导电物的填充以及表面平坦化处理的步骤。本发明能够同时实现TSV和第一层线转移层RDL制作过程中扩散阻挡层、种子层、金属填充物的同步完成以及一次性平坦化处理，不仅提高了材料的利用率，降低了生产成本，还提高了生产效率。

Description

集成电路中RDL和TSV金属层一次成型方法
技术领域
本发明涉及微电子技术领域，特别是一种集成电路中RDL和TSV金属层一次成型的工艺方法。
背景技术
随着集成电路工艺的发展,除了对器件本身提出的高速、低功耗、高可靠性的性能要求之外,互连技术的发展也在越来越大的程度上影响了器件的总体性能,减少RC延迟时间（其中R是互连金属的电阻，C是和介质相关的电容）、达到和器件延迟相当的水平是一个很大的挑战。而硅通孔技术（简称TSV技术）则可有效的降低RC延时，TSV技术是通过芯片与芯片、晶圆与晶圆的之间的垂直导通来实现芯片的互连，因而它成为先进的三维系统级封装（3DSIP）集成技术乃至三维集成电路（3DIC）集成技术的核心。
当前，TSV的填充过程一般包括氧化物、阻挡层、种子层的沉积和导电物质的填充，氧化物一般用二氧化硅、氮化硅或者TEOS，阻挡层一般用Ti、TiN、Ta或TaN，导电填充物以铜为主。
在TSV制作工艺中，氧化物的沉积可在种子层形成绝缘膜，用于防止后形成的导电材料（如铜）扩散入衬底造成互连材料铜和硅基底之间形成导电通道现象的发生。
但是，由于铜在硅或其他介质中都有较好的电子迁移率，一旦铜原子进入硅器件，便会成为深能级受主杂质，从而产生复合中心使载流子寿命降低，质的介电性能严重退化，最终导致器件性能退化甚至失效。另外铜和介质的粘附性能较弱，也较易受到腐蚀。为了避免铜互连电路中的合金化，阻止填充金属（如铜）向绝缘层扩散，在种子层和绝缘膜之间必须加入一扩散阻挡层，从而提高芯片的电学可靠性和稳定性。
大多数情况下绝缘膜采用SiO2层，SiO2的形成一般采用PECVD技术。扩散阻挡层一般选择Ti、Ta及他们的氮化物等材料，可以采用溅射、PVD、ALD等方法生长。
通常，TSV及RDL正面的工艺制作方法一般有两种方法：一种是大马士革工艺，另一种RDL的制作方法是semi-additive工艺。这两种传统的TSV和RDL制作工艺，TSV和RDL需要独自的阻挡层沉积，金属导电物填充，降低了材料的利用率，增加了制造成本；工艺步骤繁琐，容易产生问题，也不利于问题的查找。
发明内容
本发明解决的技术问题是提供一种工艺简单的集成电路中RDL和TSV金属层能够一次成型方法。
为解决上述技术问题，本发明所采取的技术方案如下。
集成电路中RDL和TSV金属层一次成型方法，主要包括以下步骤：
步骤一：TSV的光刻和蚀刻；
步骤二：TSV光刻胶的去除和清洗；
步骤三：TSV绝缘层氧化物沉积；
步骤四：TSVBARC填充及刻蚀；
步骤五：RDL光刻和蚀刻；
步骤六：RDL光刻胶的去除和清洗；
步骤七：扩散阻挡层和种子层的沉积；
步骤八：金属导电物的填充；
步骤九：表面平坦化处理。
由于采用了以上技术方案，本发明所取得技术进步如下。
本发明引入了BARC物质，与氧化层比较，由于BARC的存在，RDL刻蚀时，TSV不会被刻蚀影响，很好了保护了TSV的性能，因此对等离子体来说具有较高的选择比。采用本发明所述的工艺与传统的TSV和RDL制作工艺方法相比，工艺步骤减少近30%，同时实现了TSV和第一层线转移层RDL制作过程中扩散阻挡层、种子层、金属填充物的同步完成，实现了TSV和第一层RDL一次性平坦化处理，不仅提高了材料的利用率，降低了生产成本，还提高了生产效率。
附图说明
图1为本发明步骤三完成后形成的产品结构示意图。
图2为本发明步骤四完成后形成的产品结构示意图。
图3为本发明步骤五完成后形成的产品结构示意图。
图4为本发明步骤五完成后形成的产品结构示意图。
图5为本发明步骤八完成后形成的产品结构示意图。
图6为本发明步骤九完成后形成的产品结构示意图。
具体实施方式
下面将结合附图和具体实施例对本发明进行进一步详细说明。
集成电路中RDL和TSV金属层一次成型方法，主要包括以下步骤：
步骤一：TSV的光刻和蚀刻：在硅衬底100上通过光刻和干蚀刻工艺，形成TSV硅通孔201。
步骤二：TSV光刻胶的去除和清洗：去除硅衬底上硅通孔TSV中的光刻胶，并进行清洗。
步骤三：TSV绝缘层氧化物沉积：在TSV硅通孔内采用PECVD方法沉积一层绝缘氧化层TEOS。此步骤完成后产品的结构如图1所示，图1中的301为TSV硅通孔内的绝缘氧化层，302为表面绝缘氧化层。
步骤四：TSVBARC填充及刻蚀：在TSV硅通孔内以及硅衬底上端面填充物质BRAC，在TSV硅通孔内的物质BRAC如图2中的401所示，在硅衬底上端面的物质BRAC如图2中的402所示。然后再对物质BRAC进行刻蚀，此步骤完成后的产品结构如图3所示。
此步骤中物质BRAC可以完全填充TSV硅通孔，也可以不完全填充，但是在填充过程中应保证物质BRAC在刻蚀之后，TSV硅通孔底部的绝缘氧化层不被刻蚀，即刻蚀完成后，TSV硅通孔底部应留有足够的物质BRAC。图3中的403即为表面BARC物质刻蚀之后TSV硅通孔内剩余的BARC。
本发明中的物质BARC是bottomanti-reflectioncoating的缩写,多为有机物，一般采用旋涂方式。
步骤五：RDL光刻和蚀刻：在步骤四所形成的产品上进行RDL光刻、干蚀刻形成正面第一层线转移层RDL。此步骤完成后形成的产品如图4所示，其中501为第一层线转移层RDL，502为与TSV硅通孔接触的第一层线转移层RDL。
步骤六：RDL光刻胶的去除和清洗：去除第一层线转移层RDL上的光刻胶，并进行清洗。清洗时，连同TSV硅通孔内剩余的物质BRAC一起清洗干净。
步骤七：扩散阻挡层和种子层的沉积：在第一层线转移层RDL上以及TSV硅通孔内进行扩散阻挡层以及种子层的沉积。扩散阻挡层的沉积方法有CVD、PVD、溅射、原子层沉积技术（ALD）等；扩散阻挡层沉积完成后，再在扩散阻挡层上沉积一层种子层，种子层的沉积方法有PVD，ALD等。
步骤八：金属导电物的填充：通过电镀等方法在种子层上填充导电金属，导电填充金属一般为铜，也可以是钨、多晶硅等其他材料。此步骤完成后的产品结构如图5所示，图5中601为第一层线转移层RDL内的扩散阻挡层，602为TSV硅通孔内的扩散阻挡层，603为表面扩散阻挡层；701为第一层线转移层RDL内的导电物质，702为TSV硅通孔内的导电物质，703为表面导电物质。
步骤九：最后采用CMP技术进行表面平坦化处理，即完成了TSV和RDL的一次成型制作。
采用上述步骤完成后的产品如图6所示。

Claims (1)

1.集成电路中RDL和TSV金属层一次成型方法，其特征在于主要包括以下步骤：
步骤一：TSV的光刻和蚀刻；
步骤二：TSV光刻胶的去除和清洗；
步骤三：TSV绝缘层氧化物沉积；
步骤四：TSVBARC填充及刻蚀掉一部分BARC；
步骤五：RDL光刻和蚀刻；
步骤六：RDL光刻胶的去除和清洗；
步骤七：扩散阻挡层和种子层的沉积；
步骤八：金属导电物的填充；
步骤九：表面平坦化处理。
CN201410191832.6A 2014-05-07 2014-05-07 集成电路中rdl和tsv金属层一次成型方法 Active CN103956334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410191832.6A CN103956334B (zh) 2014-05-07 2014-05-07 集成电路中rdl和tsv金属层一次成型方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410191832.6A CN103956334B (zh) 2014-05-07 2014-05-07 集成电路中rdl和tsv金属层一次成型方法

Publications (2)

Publication Number Publication Date
CN103956334A CN103956334A (zh) 2014-07-30
CN103956334B true CN103956334B (zh) 2016-06-01

Family

ID=51333590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410191832.6A Active CN103956334B (zh) 2014-05-07 2014-05-07 集成电路中rdl和tsv金属层一次成型方法

Country Status (1)

Country Link
CN (1) CN103956334B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194781A (zh) * 2010-03-19 2011-09-21 精材科技股份有限公司 影像感测元件封装构件及其制作方法
CN102569144A (zh) * 2010-12-22 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种通孔刻蚀方法
TW201318085A (zh) * 2011-10-28 2013-05-01 Intel Corp 包含組合有貫矽導孔的細間距單嵌背側金屬再分佈線的３ｄ內連線結構
CN103456684A (zh) * 2013-09-13 2013-12-18 华进半导体封装先导技术研发中心有限公司 Tsv背部连接端的制造方法
CN103681474A (zh) * 2012-09-25 2014-03-26 国际商业机器公司 半导体结构及其制造方法、硬件描述语言设计结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247555B2 (en) * 2004-01-29 2007-07-24 Chartered Semiconductor Manufacturing Ltd. Method to control dual damascene trench etch profile and trench depth uniformity

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194781A (zh) * 2010-03-19 2011-09-21 精材科技股份有限公司 影像感测元件封装构件及其制作方法
CN102569144A (zh) * 2010-12-22 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种通孔刻蚀方法
TW201318085A (zh) * 2011-10-28 2013-05-01 Intel Corp 包含組合有貫矽導孔的細間距單嵌背側金屬再分佈線的３ｄ內連線結構
CN103681474A (zh) * 2012-09-25 2014-03-26 国际商业机器公司 半导体结构及其制造方法、硬件描述语言设计结构
CN103456684A (zh) * 2013-09-13 2013-12-18 华进半导体封装先导技术研发中心有限公司 Tsv背部连接端的制造方法

Also Published As

Publication number Publication date
CN103956334A (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
CN102420210B (zh) 具有硅通孔(tsv)的器件及其形成方法
TWI619171B (zh) 障壁層
CN103311141B (zh) 一种同轴垂直互连导电体的制作方法
US7863176B2 (en) Low-resistance interconnects and methods of making same
KR100806034B1 (ko) Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법
CN103560124A (zh) 一种穿硅通孔（tsv）结构及其制造方法
US11869808B2 (en) Top via process with damascene metal
JP2002289691A (ja) デュアル・ダマシン相互接続の製作方法およびそれによって製作される構造
CN103956333B (zh) 基于中通孔制作方法的tsv、m1、ct金属层一次成型方法
US11114338B2 (en) Fully aligned via in ground rule region
US8946087B2 (en) Electroless copper deposition
CN104037118A (zh) 一种半导体器件的制备方法
CN106206406B (zh) 一种半导体器件及其制作方法和电子装置
CN103956334B (zh) 集成电路中rdl和tsv金属层一次成型方法
CN104576509B (zh) 半导体结构及其形成方法
CN103545292A (zh) 穿硅通孔（tsv）结构及其制造方法
KR101402962B1 (ko) 반도체 금속배선내 에어갭 형성 방법
CN105826279A (zh) 半导体结构及其形成方法
KR100572825B1 (ko) 반도체 소자의 금속배선 형성방법
CN106558533B (zh) 导电插塞结构的形成方法
KR20110077964A (ko) 반도체 소자의 금속 배선 형성방법
US20080032498A1 (en) Method for fabricating metal line of semiconductor device
KR100538632B1 (ko) 반도체 소자의 금속 배선 형성 방법
US10323332B2 (en) Electrical chemical plating process
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant