CN102842499B - 含硅和钽的阻挡件的原位形成 - Google Patents

含硅和钽的阻挡件的原位形成 Download PDF

Info

Publication number
CN102842499B
CN102842499B CN201110332433.3A CN201110332433A CN102842499B CN 102842499 B CN102842499 B CN 102842499B CN 201110332433 A CN201110332433 A CN 201110332433A CN 102842499 B CN102842499 B CN 102842499B
Authority
CN
China
Prior art keywords
layer
silicon
tantalum
opening
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110332433.3A
Other languages
English (en)
Other versions
CN102842499A (zh
Inventor
张简旭珂
王廷君
吴斯安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102842499A publication Critical patent/CN102842499A/zh
Application granted granted Critical
Publication of CN102842499B publication Critical patent/CN102842499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种方法包括在介电层中形成开口，并在该介电层的表面上形成富硅层；富硅层的一部分延伸至开口内，并接触该介电层；在富硅层上方形成含钽层，并使其接触该富硅层；实施退火，使含钽层与富硅层反应，从而形成含钽和硅的层。本发明还提供含硅和钽的阻挡件的原位形成。

Description

含硅和钽的阻挡件的原位形成
技术领域
本发明涉及阻挡件的形成，尤其涉及含硅和钽的阻挡件的形成。
背景技术
随着半导体产业引入了具有更佳性能和更多功能性的新生代集成电路(IC)，形成集成电路的电路元件的密度在增加，而尺寸、大小和个体组件或元件之间的间隔在减小。虽然，在过去，这种减小主要受到通过光刻限定结构的能力的限制，但具有更小尺寸的器件几何形状带来了新的限制因素。例如，对于两个相邻的导电路径，因为导体之间的距离降低了，得到的电容(绝缘材料的介电常数(k)除以导电路径之间的距离的函数)增加了。增加的电容导致导体之间的电容耦合增加，能量功耗增加并且阻容(RC)时间常数增加。因此，半导体IC性能和功能性的持续改进取决于低k介电材料的应用。
低k介电材料的应用引入了扩散阻挡件的需求，该阻挡件具有阻止铜扩散进入低k介电层的功能。氮化钽(TaN)具有良好的扩散-迟滞能力，并常用于形成阻挡层。然而TaN的电阻率比钽(Ta)的电阻率高约一个阶。因此，TaN上Ta(或氮化钛TiN上钛(Ti))通常用于形成阻挡层。TaN/Ta和TiN/Ti阻挡层具有弊端。金属Ta和Ti不能很好地与非金属硅或氧化硅衬底接合，并且TaN和TiN不能很好地与铜接合。结果，在化学机械抛光步骤期间可能发生分层、剥离和孔隙，该化学机械抛光步骤用于形成位于TaN/Ta或TiN/Ti阻挡层上的铜互连结构。
发明内容
为了现有技术中存在的问题，根据本发明的一个方面，提供了一种方法，包括：在介电层中形成开口；在所述开口中形成富硅层，并接触所述介电层；在所述富硅层上方形成含钽层，并接触所述富硅层；以及实施退火，使所述含钽层与所述富硅层反应，从而形成含钽和硅的层。
在该方法中，其中在相同的真空环境中执行形成富硅层的步骤和形成含钽层的步骤，并且其中在所述形成富硅层的步骤和所述形成含钽层的步骤之间不发生真空破坏。
在该方法中，其中在相同的真空环境中执行形成含钽层的步骤和实施退火的步骤，并且其中在所述形成含钽层的步骤和所述实施退火的步骤之间不发生真空破坏。
在该方法中，其中在实施退火的步骤之后，整个所述富硅层与所述含钽层反应。
在该方法中，其中所述含钽层基本上不含氮。
在该方法中，其中所述含钽层包含氮化钽。
根据本发明的另一方面，还提供了一种方法，包括：在介电层中形成具有侧壁的开口；使用含硅前体实施处理以在所述开口的所述侧壁上形成富硅层；在所述富硅层上方形成与所述富硅层接触的含钽层；实施退火，使所述含钽层与所述富硅层反应，从而形成含钽和硅的层，其中在相同的真空环境中执行所述实施处理、形成所述含钽层和退火的步骤，在这些步骤之间不发生真空破坏；在退火步骤之后，将所述含钽和硅的层的一部分从所述开口的底部去除；以及将金属材料填充到所述开口内。
在该方法中，其中在所述实施处理的步骤中使用基于硅烷的前体。
在该方法中，进一步包括：在实施处理的步骤之前，在半导体衬底上方形成所述介电层，其中所述介电层包含低k介电材料；以及在所述介电层中形成所述开口，其中将所述低k介电材料的侧壁暴露于所述开口。
在该方法中，进一步包括：在实施处理的步骤之前，对半导体衬底的背面实施减薄工艺；形成穿透所述半导体衬底的额外的开口；以及在所述半导体衬底中的所述额外的开口中形成所述介电层。
在该方法中，其中所述含钽层基本上不含氮。
在该方法中，其中所述含钽层是氮化钽层。
根据本发明的又一方面，又提供了一种方法，包括：在衬底上方形成低k介电层；在所述低k介电层中形成具有侧壁的开口；通过用含硅烷的前体处理所述低k介电层从而在所述开口的所述侧壁上形成富硅层；在所述富硅层上方形成与所述富硅层接触的氮化钽层；实施退火，使所述氮化钽层与所述富硅层反应，从而形成氮化钽硅层，其中原位执行所述处理、形成所述氮化钽层和所述退火的步骤，并且在所述步骤之间不发生真空破坏；在所述退火步骤之后，将所述氮化钽硅层的一部分从所述开口的底部去除；以及将金属材料填充至所述开口内。
在该方法中，其中所述氮化钽硅层的厚度是在约和约之间。
在该方法中，其中在所述退火步骤中，所述氮化钽层完全反应。
在该方法中，其中在所述退火步骤中，所述氮化钽层的底部发生反应，而所述氮化钽层的顶部不发生反应，并且在用所述金属材料填充之后与所述金属材料相接触。
在该方法中，其中，在其中包括含钽靶的腔室中执行所述处理、形成所述氮化钽层和所述退火的步骤，并且其中所述方法进一步包括：在处理所述低k介电层的步骤中，将屏蔽板移动到所述含钽靶和所述衬底之间的路径内；以及在形成所述氮化钽层步骤的过程中，将所述屏蔽板从所述路径移开。
根据本发明的又一方面，提供了一种器件，包括：半导体衬底；互连结构，所述互连结构包括多个金属层，其中所述互连结构位于所述半导体衬底的第一面上；开口，所述开口从所述半导体衬底的第二面延伸，从而将所述多个金属层中的其中一层暴露出来；介电层，被设置在所述开口内，其中通过所述介电层中的所述开口将所述多个金属层中的其中一层暴露出来；以及氮化钽硅层，在所述介电层上形成。
在该器件中，进一步包括导体层，所述导体层被设置在所述开口中，并与所述氮化钽硅层相接触。
在该器件中，进一步包括导体层，所述导体层被设置在所述开口中，并与所述氮化钽硅层相接触，该器件进一步包括氮化钽层，所述氮化钽层位于所述导体层和所述氮化钽硅层之间，并接触所述导体层和所述氮化钽硅层。
在该器件中，进一步包括导体层，所述导体层被设置在所述开口中，并与所述氮化钽硅层相接触，其中氮化钽层接触所述导体层。
在该器件中，其中所述氮化钽硅层从所述半导体衬底的所述第一面延伸至所述第二面。
在该器件中，进一步包括图像传感器，所述图像传感器在所述半导体衬底的表面形成，所述表面位于所述半导体衬底的所述第一面上。
附图说明
为了更充分地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1至图7是根据实施例的制造互连结构的中间阶段的横截面视图，其中该互连结构包括在低k介电层上形成的含钽和硅的层；
图8至图10B是根据各个可选实施例的制造金属连接件的中间阶段的横截面视图，其中该金属连接件穿透半导体衬底，在该半导体衬底上形成图像传感器；以及
图11示出了根据实施例的用于实施富硅层、含钽层和含钽和硅的层的原位形成的腔室的示意性横截面视图。
具体实施方式
下面，详细讨论本公开实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是示例性的，而不用于限制本公开的范围。
根据实施例提供了与介电材料和铜具有良好接合能力的阻挡层，以及形成该阻挡层的方法。举例说明了制造各个实施例的中间阶段。然后讨论实施例的变化。在全文各个视图和示例性实施例中，相同的参考编号用于指示相同的元件。
图1示出了晶圆10的一部分，其包括衬底12。衬底12可以是半导体衬底，诸如硅衬底。可以在衬底12的表面形成半导体器件诸如晶体管(未显示)。在衬底12的上方形成介电层20和导电部件22。导线22可以是包含铜、钨、铝、银、金、其合金、其化合物、和其组合的金属部件。介电层20可以是层间介电(ILD)层或金属层间介电(IMD)层，并且可能具有低的k值，例如该k值可以低于约2.5。在介电层20和导电部件22上方形成蚀刻停止层(ESL)24。ESL 24可以包含氮化物、基于硅-碳的材料、碳掺杂的氧化物、及其组合。
图2示出了低k介电层28的形成，该低k介电层28在导线22和随后将形成的上面的导线之间提供绝缘。因此，低k介电层28有时被称为金属层间介电(IMD)层。低k介电层28的介电常数(k值)可以低于约3.5，或者低于约2.5。低k介电层28的材料可以包括例如含碳材料和/或含氟材料。可以采用化学汽相沉积(CVD)方法诸如等离子体增强CVD(PECVD)、低压CVD(LPCVD)和原子层CVD(ALCVD)沉积低k介电层28，但是也可以使用其他常用的沉积方法诸如旋涂。可以可选地形成ESL 25。
图3示出了低k介电层28中的通孔开口30和沟槽开口32的形成。在低k介电层28上方形成并图案化光刻胶(未显示)，从而有助于形成通孔开口30和沟槽开口32。在实施例中，采用各向异性蚀刻以蚀刻穿过低k介电层28，并在ESL 24停止，从而形成通孔开口30。然后形成沟槽开口32。在可选实施例中，采用先沟槽方法，在该方法中在形成通孔开口30之前形成沟槽开口32。然后穿过通孔开口30蚀刻ESL 24，从而将下面的导电部件22暴露出来。
参考图4，在低k介电层28的暴露表面形成富硅层34，并使其物理接触低k介电层28的暴露表面。富硅层34具有比低k介电层28更高的硅浓度。在实施例中，形成工艺包括处理低k介电层28的暴露表面，从而将额外的硅原子加入到低k介电层28的表层内及其上方。在通孔开口30的底部也可以沉积硅层，并使该硅层与金属部件22相接触。低k介电层28的表层被转化为富硅层34。可以采用化学汽相沉积(CVD)工艺诸如等离子体增强CVD进行该处理。处理的前体包括含硅气体，该含硅气体可以是基于硅烷的气体诸如硅烷、甲基硅烷(1MS)、二甲基硅烷(2MS)、三甲基硅烷(3MS)及其组合。此外，可以加入与前体不反应的载气，其中该载气可以包括惰性气体诸如氦气、氩气等。前体气体可以包括或者可以不包括与含硅气体反应的其他气体。作为处理的结果，加入的硅原子与介电层28中的原子接合以形成富硅层34。富硅层34的位于低k介电层28的暴露表面上的部分(但不包括金属部件22上的部分)可以是基本上共形的层，其中横向部分的厚度T1与纵向部分的厚度T2彼此接近，例如，差值小于约20％(或小于约10％)厚度T1和T2。在一些实施例中，厚度T1和T2可以小于约
接下来，如图5中所示，在富硅层34上方形成含钽层38，并使其接触富硅层34。含钽层38可以是氮化钽(TaN)层或基本上不包含氮的钽(Ta)层。在含钽层38包含TaN的实施例中，处理气体可以包括含氮气体，诸如氨气。形成含钽层38的工艺可以包括物理汽相沉积(PVD)。厚度T3和T4分别为含钽层38的水平厚度和垂直厚度，二者都可以大于约可以在相同的真空环境中实施富硅层34的形成和含钽层38的形成。在形成富硅层34的步骤和形成含钽层38的步骤之间和过程中不发生真空破坏。在实施例中，在相同处理腔室中形成富硅层34和含钽层38。例如，图11示意性地示出了示例性处理腔室100，其包括钽靶102和晶圆10。在示例性设置中，当形成富硅层34时，将屏蔽板104移动到靶102和晶圆10之间的路径中，从而使无Ta原子从Ta靶102中喷溅出来，并且也无Ta原子在晶圆10上沉积。当形成含钽层38时，将屏蔽板104从路径中挪开，从而使Ta原子从Ta靶102中喷溅出来，并沉积在晶圆10上。因此，可以使用相同的腔室100实施富硅层34和含钽层38的原位形成。
在可选实施例中，可以在处于相同真空环境中的不同腔室(未显示)中形成富硅层34和含钽层38。因此，当将晶圆10从用于形成富硅层34的第一腔室中运输到用于形成含钽层38的第二腔室时，不发生真空破坏。
图6示出了用于形成含钽和硅的层40的原位退火工艺。在实施例中，在形成含钽层38的步骤和退火步骤之间和过程中不发生真空破坏。可以在约100℃和约400℃之间的温度下实施退火。期望的退火时间取决于退火温度，并且采用较高的退火温度，可以减少退火时间。示例性退火时间可以在约10秒和2分钟之间。退火后，富硅层34与含钽层38完全反应以形成含钽和硅的层40。在其中含钽层38是钽层的实施例中，得到的含钽和硅的层40是硅化钽层。在其中含钽层38是氮化钽层的实施例中，得到的含钽和硅的层40是氮化钽硅层。退火后可能存在或可能不存在剩余的含钽层38。如果存在的话，剩余的含钽层38(使用虚线示出的)将位于含钽和硅的层40的正上方并接触含钽和硅的层40。含钽和硅的层40的厚度T5可以小于约以及可以在约和约之间。含钽和硅的层40可以是在扫描电子显微镜(SEM)下明显可见的区分于低k介电层28和随后形成的通孔42和金属线44(在图6中未显示，请参考图7)的层。
当含钽和硅的层40包含氮化钽硅时，因为氮化钽硅具有高电阻率，将含钽和硅的层40位于通孔开口30底部的部分去除以形成底部开口。使用虚线41标记含钽和硅的层40的被去除的部分。可以采用等离子体(如箭头43所标记的)实施底部开口。结果，在通孔开口30的底部没有含钽和硅的层40，同时在沟槽开口32的底部和低k介电层28的侧壁保留含钽和硅的层40。
参考图7，用金属材料填充通孔开口30和沟槽开口32，该金属材料可以是铜或铜合金。也可以使用其他金属和金属合金诸如铝、钨、银和金。然后实施化学机械抛光(CMP)以去除位于低k介电层28顶面上方的含钽层38、金属材料和含钽和硅的层40的多余部分。结果，形成通孔42和金属线44。在得到的结构中，如果没有保留含钽层38，则通孔42和金属线44可以物理接触含钽和硅的层40；或者通孔42和金属线44可以物理接触剩余的含钽层38。
之前讨论的实施例举例说明了双镶嵌结构的形成。含钽和硅的层40也可以以单镶嵌结构形成。此外，可以作为其他器件的阻挡层形成含钽和硅的层40。例如，图8至图10示出了在图像传感器芯片中形成含钽和硅的层40的中间阶段，该图像传感器芯片可以包括互补金属氧化物半导体(CMOS)图像传感器或光电二极管。参考图8，示出了图像传感器芯片200，其可能是图像传感器晶圆的一部分。图像传感器芯片200包括半导体衬底(其可以是硅衬底)202。在硅衬底202的表面形成图像传感器204，其可以是光敏MOS晶体管或光敏二极管。在硅衬底202上方形成互连结构206，并使用该互连结构206互连图像传感器芯片200中的器件。互连结构206包括介电层中的金属和通孔。互连结构206包括多个金属层，这些金属层可以由铜或铜合金形成。例如，图8示意性示出了金属层M1(底部金属层)、M2......和Mtop，其中金属层Mtop是互连结构206的顶部金属层。可以将图像传感器204与金属部件216电连接，该金属部件216可以位于金属层M1至Mtop的任意层中。通过金属层M1至Mtop的任意层可以建立图像传感器204和金属部件216之间的电连接。例如，在图8中的示例性实施例中，通过金属层M1至Mtop的每一层中的金属部件建立图像传感器204和金属部件216之间的电连接。
参考图9A和图9B，将图像传感器芯片200倒装，并与载具210接合，使硅衬底202面朝上。实施机械减薄从而使硅衬底202变薄，直到传感器芯片200的厚度T6小于约20μm。在该厚度下，光可以穿透剩余的硅衬底202，并到达图像传感器204。然后蚀刻硅衬底202以形成开口212。开口212可以是穿透硅衬底202的衬底(through-substrate)开口。而且，开口212可以延伸至互连结构206中的介电层内，从而将金属部件216暴露出来。金属部件216可以是金属线或金属焊盘，并可以与图像传感器204电连接。在实施例中，如图9A中所示，金属部件216位于底部金属层M1中。在可选实施例中，如图9B中所示，金属部件216可以位于金属层M1上方的任意金属层中，包括金属层M2至Mtop。
然后在剩余的硅衬底202上形成介电层214，并延伸至开口212内。将位于开口212底部的介电材料去除，从而将金属部件216暴露给开口212。接下来，形成富硅层34和含钽层38。参考图10A和10B，实施退火，在富硅层34和含钽层38之间引起反应，从而形成含钽和硅的层40。形成工艺可以与图4至图7中的实施例中的形成工艺基本上相同。然后可以将含钽和硅的层40的底部去除，并用金属220填充到开口212内。金属220因此充当与图像传感器204电连接的衬底通孔(TSV)。在实施例中，金属220由导电材料诸如铜或铜合金形成。根据金属部件216的金属层，金属220可以延伸至并接触金属层M1至Mtop任意层中的金属线或金属焊盘。金属220被含钽和硅的层40围绕，并且可能被含钽层38围绕。而且，含钽和硅的层40和可选的含钽层38具有接触金属部件216的底端。
由于含钽和硅的层40的形成，改进了互连结构的机械和电性能。含钽和硅的层40与低k介电层28(和其他一些介电材料)、钽、和铜具有更好的粘合性，并因此减少互连结构中的分层。含钽和硅的层40具有非晶结构，并且对于阻止铜穿透含钽和硅的层40是有效的阻挡件。此外，含钽和硅的层40比钽和氮化钽引起更小的应力，并因此对于易于翘曲的薄的图像传感器芯片是有益的，该翘曲是由应力引起的。
根据实施例，一种方法包括：在介电层中形成开口，以及在该介电层的表面上形成富硅层。该富硅层的一部分延伸至开口内并接触介电层。在富硅层上方形成含钽层，并使其接触该富硅层。实施退火，使含钽层与富硅层反应，从而形成含钽和硅的层。
根据其他实施例，一种方法包括：使用含硅前体对具有开口的介电层的暴露表面进行处理，其中该处理将介电层的表层转化成富硅层；该富硅层的一部分延伸至开口中的介电层侧壁上；在该富硅层上方形成含钽层，并使其接触该富硅层；该含钽层接触开口中的富硅层的侧壁部分；实施退火，使含钽层与富硅层反应，从而形成含钽和硅的层；在相同真空环境下实施进行该处理、形成该含钽层、和该退火的步骤，并且在所述步骤之间不发生真空破坏；在退火步骤之后，将含钽和硅的层的一部分从开口底部去除；然后将金属材料填充到该开口内。
根据又一些实施例，一种方法包括：在衬底上方形成低k介电层；在该低k介电层中形成开口；以及使用含硅烷的前体处理该低k介电层的表面；结果，在低k介电层的该表面上形成富硅层；在该富硅层上方形成氮化钽层，并使其接触该富硅层，其中该氮化钽层延伸至开口内；实施退火使氮化钽层与富硅层反应，从而形成氮化钽硅层，原位执行处理、形成氮化钽层和退火的步骤，在这些步骤之间不发生真空破坏；退火步骤之后，将氮化钽硅的一部分从开口的底部去除；然后将金属材料置于开口内。
根据又一些实施例，一种器件包括：半导体衬底；和包括多个金属层的互连结构，其中该互连结构位于该半导体衬底的第一面上；开口，所述开口从该半导体衬底的第二面延伸，从而将该金属层中的其中一层暴露出来；在该开口中设置的介电层，其中通过该介电层中的开口将金属层中的该其中一层暴露出来；在该介电层上形成的氮化钽硅层。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本公开的主旨和范围的情况下，进行各种不同的改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员将很容易地中理解，根据本公开，现有的或今后开发的用于执行与根据本公开所述的相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本公开可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本公开的范围内。

Claims (23)

1.一种用于形成半导体器件的方法，包括：
在介电层中形成开口；
在所述开口中形成富硅层，并接触所述介电层；
在所述富硅层上方形成含钽层，并接触所述富硅层；以及
实施退火，使所述含钽层与所述富硅层反应，从而形成含钽和硅的层；
在所述退火之后，利用含铜金属材料填充所述开口，其中，形成所述富硅层、形成所述含钽层、以及所述退火中的至少两个步骤在相同的真空环境下执行，所述至少两个步骤之间不发生真空破坏；以及
在所述退火之后，将所述含钽和硅的层的一部分从所述开口的底部去除。
2.根据权利要求1所述的方法，其中所述至少两个步骤包括形成富硅层的步骤和形成含钽层的步骤。
3.根据权利要求1所述的方法，其中所述至少两个步骤包括形成含钽层的步骤和实施退火的步骤。
4.根据权利要求1所述的方法，其中在实施退火的步骤之后，整个所述富硅层与所述含钽层反应。
5.根据权利要求1所述的方法，其中所述含钽层不含氮。
6.根据权利要求1所述的方法，其中所述含钽层包含氮化钽。
7.一种用于形成半导体器件的方法，包括：
在介电层中形成具有侧壁的开口；
使用含硅前体实施处理以在所述开口的所述侧壁上形成富硅层；
在所述富硅层上方形成与所述富硅层接触的含钽层；
实施退火，使所述含钽层与所述富硅层反应，从而形成含钽和硅的层，其中在相同的真空环境中执行所述实施处理、形成所述含钽层和退火的步骤，在这些步骤之间不发生真空破坏；
在退火步骤之后，将所述含钽和硅的层的一部分从所述开口的底部去除；以及
在所述退火步骤之后，将金属材料填充到所述开口内，其中，所述金属材料包括铜。
8.根据权利要求7所述的方法，其中在所述实施处理的步骤中使用基于硅烷的前体。
9.根据权利要求7所述的方法，进一步包括：
在实施处理的步骤之前，在半导体衬底上方形成所述介电层，其中所述介电层包含低k介电材料；以及
在所述介电层中形成所述开口，其中将所述低k介电材料的侧壁暴露于所述开口。
10.根据权利要求7所述的方法，进一步包括：
在实施处理的步骤之前，对半导体衬底的背面实施减薄工艺；
形成穿透所述半导体衬底的额外的开口；以及
在所述半导体衬底中的所述额外的开口中形成所述介电层。
11.根据权利要求7所述的方法，其中所述含钽层不含氮。
12.根据权利要求7所述的方法，其中所述含钽层是氮化钽层。
13.一种用于形成半导体器件的方法，包括：
在衬底上方形成低k介电层；
在所述低k介电层中形成具有侧壁的开口；
通过用含硅烷的前体处理所述低k介电层从而在所述开口的所述侧壁上形成富硅层；
在所述富硅层上方形成与所述富硅层接触的氮化钽层；
实施退火，使所述氮化钽层与所述富硅层反应，从而形成氮化钽硅层，其中原位执行所述处理、形成所述氮化钽层和所述退火的步骤，并且在所述步骤之间不发生真空破坏；
在所述退火步骤之后，将所述氮化钽硅层的一部分从所述开口的底部去除；以及
在所述退火步骤之后，将金属材料填充至所述开口内，其中，所述金属材料包括铜。
14.根据权利要求13所述的方法，其中所述氮化钽硅层的厚度是在 和之间。
15.根据权利要求13所述的方法，其中在所述退火步骤中，所述氮化钽层完全反应。
16.根据权利要求13所述的方法，其中在所述退火步骤中，所述氮化钽层的底部发生反应，而所述氮化钽层的顶部不发生反应，并且在用所述金属材料填充之后与所述金属材料相接触。
17.根据权利要求13所述的方法，其中，在其中包括含钽靶的腔室中执行所述处理、形成所述氮化钽层和所述退火的步骤，并且其中所述方法进一步包括：
在处理所述低k介电层的步骤中，将屏蔽板移动到所述含钽靶和所述衬底之间的路径内；以及
在形成所述氮化钽层步骤的过程中，将所述屏蔽板从所述路径移开。
18.一种半导体器件，包括：
半导体衬底；
互连结构，所述互连结构包括多个金属层，其中所述互连结构位于所述半导体衬底的第一面上；
开口，所述开口从所述半导体衬底的第二面延伸，从而将所述多个金属层中的其中一层暴露出来；
介电层，被设置在所述开口内，其中通过所述介电层中的所述开口将所述多个金属层中的其中一层暴露出来；以及
氮化钽硅层，在所述介电层上形成，
其中，所述氮化钽硅层通过在相同的真空环境下执行形成富硅层、形成含钽层、以及退火步骤形成。
19.根据权利要求18所述的器件，进一步包括导体层，所述导体层被设置在所述开口中，并与所述氮化钽硅层相接触。
20.根据权利要求19所述的器件，进一步包括氮化钽层，所述氮化钽层位于所述导体层和所述氮化钽硅层之间，并接触所述导体层和所述氮化钽硅层。
21.根据权利要求19所述的器件，其中氮化钽层接触所述导体层。
22.根据权利要求18所述的器件，其中所述氮化钽硅层从所述半导体衬底的所述第一面延伸至所述第二面。
23.根据权利要求18所述的器件，进一步包括图像传感器，所述图像传感器在所述半导体衬底的表面形成，所述表面位于所述半导体衬底的所述第一面上。
CN201110332433.3A 2011-06-24 2011-10-25 含硅和钽的阻挡件的原位形成 Active CN102842499B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/167,857 2011-06-24
US13/167,857 US8946083B2 (en) 2011-06-24 2011-06-24 In-situ formation of silicon and tantalum containing barrier

Publications (2)

Publication Number Publication Date
CN102842499A CN102842499A (zh) 2012-12-26
CN102842499B true CN102842499B (zh) 2015-05-20

Family

ID=47361095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110332433.3A Active CN102842499B (zh) 2011-06-24 2011-10-25 含硅和钽的阻挡件的原位形成

Country Status (3)

Country Link
US (2) US8946083B2 (zh)
KR (1) KR101258369B1 (zh)
CN (1) CN102842499B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980740B2 (en) * 2013-03-06 2015-03-17 Globalfoundries Inc. Barrier layer conformality in copper interconnects
US9418889B2 (en) * 2014-06-30 2016-08-16 Lam Research Corporation Selective formation of dielectric barriers for metal interconnects in semiconductor devices
US9559135B2 (en) * 2014-08-20 2017-01-31 Taiwan Semiconductor Manufacturing Company Ltd. Conduction layer for stacked CIS charging prevention
US9646876B2 (en) * 2015-02-27 2017-05-09 Applied Materials, Inc. Aluminum nitride barrier layer
CN106206408B (zh) * 2015-04-29 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9899317B1 (en) * 2016-09-29 2018-02-20 International Business Machines Corporation Nitridization for semiconductor structures
US10128116B2 (en) 2016-10-17 2018-11-13 Lam Research Corporation Integrated direct dielectric and metal deposition
US11398406B2 (en) * 2018-09-28 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective deposition of metal barrier in damascene processes
DE102018131694A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Selektives abscheiden einer metallsperrschicht bei damascene-prozessen

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870030A (en) 1987-09-24 1989-09-26 Research Triangle Institute, Inc. Remote plasma enhanced CVD method for growing an epitaxial semiconductor layer
US5173449A (en) 1989-06-05 1992-12-22 Motorola, Inc. Metallization process
US6143645A (en) 1997-02-03 2000-11-07 Texas Instruments Incorporated Reduced temperature contact/via filling
US6436825B1 (en) 2000-04-03 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of copper barrier layer formation
US6346490B1 (en) 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US20040224504A1 (en) 2000-06-23 2004-11-11 Gadgil Prasad N. Apparatus and method for plasma enhanced monolayer processing
US6566283B1 (en) 2001-02-15 2003-05-20 Advanced Micro Devices, Inc. Silane treatment of low dielectric constant materials in semiconductor device manufacturing
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
TW518680B (en) * 2001-06-13 2003-01-21 Matsushita Electric Ind Co Ltd Semiconductor device and method for fabricating the same
US7060617B2 (en) * 2002-06-28 2006-06-13 Intel Corporation Method of protecting a seed layer for electroplating
US6569777B1 (en) 2002-10-02 2003-05-27 Taiwan Semiconductor Manufacturing Co., Ltd Plasma etching method to form dual damascene with improved via profile
KR100545194B1 (ko) 2003-09-19 2006-01-24 동부아남반도체 주식회사 반도체 소자의 확산방지막 형성 방법
US20070099806A1 (en) * 2005-10-28 2007-05-03 Stewart Michael P Composition and method for selectively removing native oxide from silicon-containing surfaces
DE102005053494A1 (de) * 2005-11-09 2007-05-16 Fraunhofer Ges Forschung Verfahren zum Herstellen elektrisch leitender Durchführungen durch nicht- oder halbleitende Substrate
US20070228571A1 (en) 2006-04-04 2007-10-04 Chen-Hua Yu Interconnect structure having a silicide/germanide cap layer
US8026605B2 (en) 2006-12-14 2011-09-27 Lam Research Corporation Interconnect structure and method of manufacturing a damascene structure
KR20090128899A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
US8138041B2 (en) * 2008-06-12 2012-03-20 International Business Machines Corporation In-situ silicon cap for metal gate electrode
US8017426B2 (en) * 2008-07-09 2011-09-13 Omnivision Technologies, Inc. Color filter array alignment mark formation in backside illuminated image sensors
US20100090342A1 (en) * 2008-10-15 2010-04-15 Hui-Lin Chang Metal Line Formation Through Silicon/Germanium Soaking

Also Published As

Publication number Publication date
US8946083B2 (en) 2015-02-03
CN102842499A (zh) 2012-12-26
KR20130007387A (ko) 2013-01-18
US20120326312A1 (en) 2012-12-27
US20150115450A1 (en) 2015-04-30
US9543234B2 (en) 2017-01-10
KR101258369B1 (ko) 2013-04-30

Similar Documents

Publication Publication Date Title
CN102842499B (zh) 含硅和钽的阻挡件的原位形成
TWI503981B (zh) 半導體裝置
US9847256B2 (en) Methods for forming a device having a capped through-substrate via structure
TWI559447B (zh) 半導體裝置與其形成方法
CN101465332B (zh) 半导体芯片及其制造方法和半导体芯片堆叠封装
US9165883B2 (en) Interconnection structure for an integrated circuit
US9911653B2 (en) Low capacitance interconnect structures and associated systems and methods
CN103579181A (zh) 混合互连设计及其形成方法
TW201530693A (zh) 用於製造貫通基板穿孔及前側結構之器件、系統及方法
US20100090342A1 (en) Metal Line Formation Through Silicon/Germanium Soaking
US9209135B2 (en) Method for reducing wettability of interconnect material at corner interface and device incorporating same
CN108183087B (zh) 用于形成应力降低装置的方法
CN102446823A (zh) 一种大马士革制造工艺
KR100769144B1 (ko) 에스아이피 구조의 반도체 장치 및 그 제조방법
KR20150116137A (ko) 자기정렬된 보호막으로 캡핑된 관통전극을 갖는 반도체 소자 및 그 제조방법
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
CN110571189A (zh) 导电插塞及其形成方法、集成电路
CN105097645B (zh) 一种半导体器件的制造方法
KR100924557B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US8008708B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
CN115295483A (zh) 半导体器件及其制作方法
US7981781B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
US20100052170A1 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
KR20110012455A (ko) 반도체 소자 및 그의 제조방법
KR20090034037A (ko) 반도체 소자의 금속배선 및 그의 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant