CN108321118B - 导电层间介质空洞的制备方法和半导体器件 - Google Patents

导电层间介质空洞的制备方法和半导体器件 Download PDF

Info

Publication number
CN108321118B
CN108321118B CN201810295380.4A CN201810295380A CN108321118B CN 108321118 B CN108321118 B CN 108321118B CN 201810295380 A CN201810295380 A CN 201810295380A CN 108321118 B CN108321118 B CN 108321118B
Authority
CN
China
Prior art keywords
isolation layer
dielectric
conductive
dielectric isolation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810295380.4A
Other languages
English (en)
Other versions
CN108321118A (zh
Inventor
周步康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810295380.4A priority Critical patent/CN108321118B/zh
Publication of CN108321118A publication Critical patent/CN108321118A/zh
Application granted granted Critical
Publication of CN108321118B publication Critical patent/CN108321118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例公开了一种导电层间介质空洞的制备方法及半导体器件。包括如下步骤：具有多条导电线的衬底；采用第一沉积方法沉积第一材料形成第一介质隔离层且未填满所有间隔；第一沉积方法沉积第二材料形成第一牺牲隔离层且未填满所有间隔；交替沉积直至第k次沉积形成第二介质隔离层，k是大于等于3的正整数；向下抛光至露出覆盖于导电线上表面上的第一介质隔离层；刻蚀第一牺牲隔离层直至露出沉积在衬底上表面的第一介质隔离层；刻蚀以在导电线之间形成竖直的深孔槽，至少一个间隔内具有两个或两个以上的深孔槽，两个深孔槽之间通过分隔部隔开；采用第二沉积方法沉积第二材料形成封口介质隔离层且密封深孔槽的开口端以在深孔槽中形成介质空洞。

Description

导电层间介质空洞的制备方法和半导体器件
技术领域
本发明涉及半导体动态随机存储器制造技术领域，特别涉及一种导电层间介质空洞的制备方法和半导体器件。
背景技术
随着半导体集成电路元件集成密度的快速增加，在复杂结构中作为导电线的金属线对信号传输产生的互连延迟等寄生效应不可忽略。目前主要通过采用低介电常数的材料来降低金属线间电容的方法，降低信号传输中的寄生效应，在材料中制备介质空洞是材料实现低介电常数的一种方法。如图1为目前半导体动态随机存储器金属线间介质空洞10分布，介质空洞10尺寸随着金属线间距的增大而减小。
因此，如何降低导电线间的电容，进而降低半导体动态随机存储器的寄生电容，是本领域技术人员急需要解决的技术问题。
在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
有鉴于此，本发明实施例提供了一种导电层间介质空洞的制备方法和半导体器件，以至少解决背景技术中存在的技术问题。
本发明实施例的技术方案是这样实现的，根据本发明的实施例，提供了一种导电层间介质空洞的制备方法，包括如下步骤：
提供一衬底，所述衬底上形成多条导电线，所述导电线之间形成多个间隔；
在所述衬底形成有所述导电线一侧的表面上采用第一沉积方法沉积第一材料形成第一介质隔离层，以覆盖所述衬底的外露上表面、所述导电线的上表面和侧面，其中，所述第一介质隔离层未填满所有所述间隔；
在所述第一介质隔离层上采用所述第一沉积方法沉积第二材料形成第一牺牲隔离层，其中，所述第一牺牲隔离层未填满所有所述间隔；采用所述第一沉积方法交替沉积所述第一材料和所述第二材料，直至第k次沉积形成第二介质隔离层，k是大于等于3的正整数；
自所述第二介质隔离层的上表面向下抛光直至露出覆盖于所述导电线上表面上的所述第一介质隔离层以及显露于相邻所述第一介质隔离层和所述第二介质隔离层间的所述第一牺牲隔离层；
刻蚀所述第一牺牲隔离层直至露出沉积在所述衬底上表面的第一介质隔离层；
刻蚀所述第一介质隔离层直至露出所述衬底和所述导电线，以在所述导电线之间形成竖直的深孔槽以及由所述第一介质隔离层所形成且在所述导电线的侧面的介质隔离壁，其中，至少一个所述间隔内具有两个或两个以上的深孔槽，两个所述深孔槽之间通过由所述第一材料和第二材料构成的分隔部隔开；以及
采用第二沉积方法沉积所述第二材料形成封口介质隔离层，其中，在所述导电线、所述介质隔离壁以及所述分隔部的支撑之下，所述封口介质隔离层密封所述深孔槽的开口端以在所述深孔槽中形成介质空洞。
本发明实施例还提供一种半导体器件，包括：
衬底；
多条导电线，形成在所述衬底上，相邻的所述导电线之间形成多个间隔；及
介质隔离壁，由第一介质隔离层所刻蚀构成并形成在所述导电线的侧面，其中，至少一个所述间隔内具有两个或两个以上的深孔槽；
分隔部，由相同于所述介质隔离壁的刻蚀选择比材料以及牺牲隔离层交替沉积构成，设置于所述间隔内，两个所述深孔槽之间通过由所述分隔部隔开以形成竖直的深孔槽；及
封口介质隔离层，在所述导电线、所述介质隔离壁以及所述分隔部的支撑之下，所述封口介质隔离层密封所述深孔槽的开口端以在所述深孔槽中形成介质空洞。
本发明实施例由于采用以上技术方案，其具有以下优点：通过刻蚀掉所述第一介质隔离层直至露出所述衬底和所述导电线，以在所述导电线之间形成竖直的深孔槽，使得第一介质隔离层未被刻蚀掉的竖直部分形成介质隔离壁，至少一个所述间隔内具有两个或两个以上的深孔槽，两个所述深孔槽之间通过由所述第一材料和第二材料构成的分隔部隔开，该间隔称为多深孔槽的间隔；之后采用第二沉积方法沉积所述第二材料形成封口介质隔离层，其中，在所述导电线、所述介质隔离壁以及所述分隔部的支撑之下，所述封口介质隔离层密封所述深孔槽的开口端以在所述深孔槽中形成介质空洞，使得多深孔槽的间隔的介质空洞与深孔槽数量一致。一方面增加了同一个多深孔槽的间隔内的介质空洞的数量，另一方面，多深孔槽的间隔内的每一个介质空洞的尺寸较大，从而降低了导电层间电介质的相对介电常数，进而降低了导电线之间的电容，降低半导体动态随机存储器的寄生电容。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为背景技术中导电层间介质空洞的示意图；
图2为本发明实施例的导电层间介质空洞的制备方法的流程图；
图3为图2所示的导电层间介质空洞的制备方法完成步骤S100的示意图；
图4为图2所示的导电层间介质空洞的制备方法完成步骤S210的示意图；
图5为图2所示的导电层间介质空洞的制备方法完成步骤S220的示意图；
图6为图2所示的导电层间介质空洞的制备方法完成步骤S300的示意图；
图7为图2所示的导电层间介质空洞的制备方法完成步骤S400的示意图；
图8为图2所示的导电层间介质空洞的制备方法完成步骤S510的示意图；
图9为图2所示的导电层间介质空洞的制备方法完成步骤S520的示意图；
图10为图2所示的导电层间介质空洞的制备方法完成步骤S600的示意图及半导体器件的示意图。
附图标记说明：
背景技术中：
10 介质空洞；
本发明中：
100 衬底，
210 导电线，
220 间隔，
221 深孔槽，
311 第一介质隔离层，
311a 介质隔离壁，
312 第二介质隔离层，
313 封口介质隔离层，
321 第一牺牲隔离层，
330 介质空洞，
400 分隔部，
410 分隔部开口。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
实施例一
本发明实施例一提供了一种导电层间介质空洞的制备方法，如图2所示，包括如下步骤：
如图3所示，步骤S100：提供一衬底100，所述衬底100上形成多条导电线210，所述导电线之间形成多个间隔220；
如图4所示，步骤S210：在所述衬底形成有所述导电线一侧的表面上采用第一沉积方法沉积第一材料形成第一介质隔离层311，以覆盖所述衬底100的外露上表面、所述导电线210的上表面和侧面，其中，所述第一介质隔离层311未填满所有所述间隔；
如图5所示，步骤S220：在所述第一介质隔离层311上采用所述第一沉积方法沉积第二材料形成第一牺牲隔离层321，其中，所述第一牺牲隔离层未填满所有所述间隔；采用所述第一沉积方法交替沉积所述第一材料和所述第二材料，直至如图6所示，步骤S300第k次沉积形成第二介质隔离层312，k是大于等于3的正整数；
如图7所示，步骤S400：自所述第二介质隔离层312的上表面向下抛光直至露出覆盖于所述导电线上表面上的所述第一介质隔离层311以及显露于相邻所述第一介质隔离层和所述第二介质隔离层间的所述第一牺牲隔离层321；
如图8所示，步骤S510：刻蚀所述第一牺牲隔离层直至露出沉积在所述衬底上表面的第一介质隔离层311；即刻蚀所述第二材料形成的层结构的竖直部分；
如图9所示，步骤S520：刻蚀所述第一介质隔离层直至露出所述衬底和所述导电线，以在所述导电线之间形成竖直的深孔槽221以及由所述第一介质隔离层所形成且在所述导电线的侧面的介质隔离壁311a，其中，至少一个所述间隔内具有两个或两个以上的深孔槽221，两个所述深孔槽之间通过由所述第一材料和第二材料构成的分隔部400隔开；以及
如图10所示，步骤S600：采用第二沉积方法沉积所述第二种材料形成封口介质隔离层313，其中，在所述导电线210、所述介质隔离壁311a以及所述分隔部的支撑之下，所述封口介质隔离层313密封所述深孔槽的开口端以在所述深孔槽中形成介质空洞330。
本发明实施例的导电层间介质空洞的制备方法，通过刻蚀掉所述第一介质隔离层直至露出所述衬底和所述导电线，以在所述导电线之间形成竖直的深孔槽，使得第一介质隔离层未被刻蚀掉的竖直部分形成介质隔离壁，至少一个所述间隔内具有两个或两个以上的深孔槽，两个所述深孔槽之间通过由所述第一材料和第二材料构成的分隔部隔开，该间隔称为多深孔槽的间隔；之后采用第二沉积方法沉积所述第二材料形成封口介质隔离层，其中，在所述导电线、所述介质隔离壁以及所述分隔部的支撑之下，所述封口介质隔离层密封所述深孔槽的开口端以在所述深孔槽中形成介质空洞，使得多深孔槽的间隔的介质空洞与深孔槽数量一致。一方面增加了同一个多深孔槽的间隔内的介质空洞的数量，另一方面，多深孔槽的间隔内的每一个介质空洞的尺寸较大，从而降低了导电层间电介质的相对介电常数，进而降低了导电线之间的电容，降低半导体动态随机存储器的寄生电容。
为了实现尽可能大的降低了导电层间电介质的相对介电常数，间隔内的深孔槽的数量越多越好。因此，所述第二介质隔离层填满所有所述间隔。这样，最宽的间隔内深孔槽的数量最多。
关于k的取值，是与多个间隔中最宽的间隔相关的量。具体的，k的取值符合以下关系式：
其中，ceil是向上取整函数，L最大是最宽的间隔的宽度，h1是第一介质隔离层的厚度，h2是第一牺牲隔离层的厚度。
这样，根据导电层间的最宽的间隔的宽度，第一介质隔离层的厚度和第一牺牲隔离层的厚度确定以后，k的取值就确定了。
上述导电层间介质空洞的制备方法适用于多个所述间隔具有至少两种宽度。
在步骤S300，当第k次沉积形成第二介质隔离层312，所使用的是第一种材料形成的第二介质隔离层312；
则在步骤S510中，刻蚀所述第二种材料形成的层结构仅包括第二次沉积，到第k-1次沉积形成的第一牺牲隔离层。
在步骤S300，当第k次沉积形成第二介质隔离层312，所使用的是第二种材料形成的第二介质隔离层312；
则在步骤S510中，刻蚀所述第二种材料形成的层结构不仅包括第二次沉积到第k-2次沉积形成的第一牺牲隔离层，而且包括第k次沉积第二种材料形成第一介质隔离层。
关于第一沉积方法和第二沉积方法，所述第一沉积方法包括原子层沉积法，所述第二沉积方法包括等离子体增强化学的气相沉积法。
关于第k次沉积第一种材料或第二种材料形成第三种介质层的沉积方法，可以采用第二沉积方法，也可以采用第一沉积方法。从控制成本的角度出发，通常采用第二沉积方法，即等离子体增强化学的气相沉积法。采用两种沉积方法对后续工序的影响不明显，而第一沉积方法，即原子层沉积法的成本比等离子体增强化学的气相沉积法的成本要高。
第k次沉积形成第二介质隔离层的步骤包括：
当k是奇数时，以所述第一沉积方法沉积所述第一种材料，形成所述第一介质隔离层作为所述第二介质隔离层，或者以所述第二沉积方法沉积所述第一种材料，形成所述第一介质隔离层作为所述第二介质隔离层；以及
当k是偶数时，以所述第一沉积方法沉积所述第二种材料，形成所述第一牺牲隔离层作为所述第二介质隔离层，或者以所述第二沉积方法沉积所述第二种材料，形成所述第一牺牲隔离层作为所述第二介质隔离层。
作为一个示例，图3至图10示出了，k为4，且采用第二种沉积方法第4次沉积第二种材料形成第二介质隔离层的具体示例。
如图9所示，在步骤S520中，包括：
在所述分隔部400的上部形成至少一个分隔部开口410；
相应的，如图10所示，在步骤S600中，包括：
所述封口介质隔离层131还用于密封所述分隔部开口410以在所述分隔部开口内中形成介质空洞330。
这样，不仅深孔槽内形成有介质空洞，而且分隔部开口410内形成介质空洞330，从而降低了导电层间电介质的相对介电常数，进而降低了导电线之间的电容，降低半导体动态随机存储器的寄生电容。
关于第一材料和第二材料的要求，所述第二种材料的介电常数小于等于5，第一种材料的介电常数小于等于5且小于所述第二材料的介电常数。第一种材料和第二种材料可以在以下材料中选择，二氧化硅(介电常数最小可以达到3.9)，多晶硼氮薄膜(介电常数最小可以达到2.2)，含氟氧化硅(相对介电常数2.7～3.7)。
这样，第一材料和第二材料的介电常数都较低，能够降低导电线间电容，以降低寄生效应。
关于步骤S100，具体包括如下步骤：
在衬底之上形成导电层；
对所述导电层进行构图；
对所述导电层根据构图进行刻蚀，以去除部分所述导电层直至露出所述衬底形成多条导电线。
这样，可以很方便的形成导电层。
具体的，在抛光采用机械化学抛光工艺进行抛光。
实施例二
本发明实施例二提供一种实施例一制备出的半导体器件，如图10所示，包括：
衬底100；
多条导电线210，形成在所述衬底上，相邻的所述导电线之间形成多个间隔220；及
介质隔离壁311a，由第一介质隔离层所刻蚀构成并形成在所述导电线的侧面，其中，至少一个所述间隔内具有两个或两个以上的深孔槽221；
分隔部400，由相同于所述介质隔离壁的刻蚀选择比材料以及牺牲隔离层交替沉积构成，设置于所述间隔内，两个所述深孔槽之间通过由所述分隔部400隔开以形成竖直的深孔槽；及
封口介质隔离层313，在所述导电线210、所述介质隔离壁311a以及所述分隔部的支撑之下，所述封口介质隔离层313密封所述深孔槽的开口端以在所述深孔槽中形成介质空洞330。
本发明实施例的半导体器件的同一个多深孔槽的间隔内的介质空洞的数量较多，另一方面，多深孔槽的间隔内的每一个介质空洞的尺寸较大，从而降低了导电层间电介质的相对介电常数，进而降低了导电线之间的电容，降低半导体动态随机存储器的寄生电容。
关于材料的要求，所述封口介质隔离层的材料的介电常数小于等于5，所述介质隔离壁的材料的介电常数小于等于5。可以在以下材料中选择，二氧化硅(介电常数最小可以达到3.9)，多晶硼氮薄膜(介电常数最小可以达到2.2)，含氟氧化硅(相对介电常数2.7～3.7)。
上述半导体器件的分隔部的配置数量为一个或一个以上，使得同一间隔内多个所述深孔槽为相同宽度。
如图9和图10所示，所述分隔部400的上部具有至少一个分隔部开口410，所述封口介质隔离层313还用于密封所述分隔部开口410以在所述分隔部开口内中形成介质空洞330。这样，不仅深孔槽内形成有介质空洞，而且分隔部开口内形成介质空洞330，从而降低了导电层间电介质的相对介电常数，进而降低了导电线之间的电容，降低半导体动态随机存储器的寄生电容。
如图9和图10所示，所述分隔部开口的宽度大于所述深孔槽的宽度。
在本发明及其实施例的描述中，需要理解的是，术语“顶”、“底”、“高度”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明及其实施例中，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明及其实施例中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种导电层间介质空洞的制备方法，其特征在于，包括如下步骤：
提供一衬底，所述衬底上形成多条导电线，所述导电线之间形成多个间隔；
在所述衬底形成有所述导电线一侧的表面上采用第一沉积方法沉积第一材料形成第一介质隔离层，以覆盖所述衬底的外露上表面、所述导电线的上表面和侧面，其中，所述第一介质隔离层未填满所有所述间隔；
在所述第一介质隔离层上采用所述第一沉积方法沉积第二材料形成第一牺牲隔离层，其中，所述第一牺牲隔离层未填满所有所述间隔；采用所述第一沉积方法交替沉积所述第一材料和所述第二材料，直至第k次沉积形成第二介质隔离层，k是大于等于3的正整数；
自所述第二介质隔离层的上表面向下抛光直至露出覆盖于所述导电线上表面上的所述第一介质隔离层以及显露于相邻所述第一介质隔离层和所述第二介质隔离层间的所述第一牺牲隔离层；
刻蚀所述第一牺牲隔离层直至露出沉积在所述衬底上表面的第一介质隔离层；
刻蚀所述第一介质隔离层直至露出所述衬底和所述导电线，以在所述导电线之间形成竖直的深孔槽以及由所述第一介质隔离层所形成且在所述导电线的侧面的介质隔离壁，其中，至少一个所述间隔内具有两个或两个以上的深孔槽，两个所述深孔槽之间通过由所述第一材料和第二材料构成的分隔部隔开；以及
采用第二沉积方法沉积所述第二材料形成封口介质隔离层，其中，在所述导电线、所述介质隔离壁以及所述分隔部的支撑之下，所述封口介质隔离层密封所述深孔槽的开口端以在所述深孔槽中形成介质空洞。
2.根据权利要求1所述的导电层间介质空洞的制备方法，所述第二介质隔离层填满所有所述间隔。
3.根据权利要求1所述的导电层间介质空洞的制备方法，多个所述间隔具有至少两种宽度。
4.根据权利要求1所述的导电层间介质空洞的制备方法，其特征在于，k的取值符合以下关系式：
其中，L最大是最宽的间隔的宽度，h1是第一介质隔离层的厚度，h2是第一介质牺牲层的厚度。
5.根据权利要求1所述的导电层间介质空洞的制备方法，其特征在于，第k次沉积形成第二介质隔离层的步骤包括：
当k是奇数时，以所述第一沉积方法沉积所述第一材料，形成所述第二介质隔离层，或者以所述第二沉积方法沉积所述第一材料，形成所述第二介质隔离层；以及
当k是偶数时，以所述第一沉积方法沉积所述第二材料，形成所述第二介质隔离层，或者以所述第二沉积方法沉积所述第二材料，形成所述第二介质隔离层。
6.根据权利要求1所述的导电层间介质空洞的制备方法，其特征在于，在刻蚀所述第一介质隔离层直至露出所述衬底和所述导电线的步骤中，包括：
在所述分隔部的上部形成至少一个分隔部开口；
在采用第二沉积方法沉积所述第二材料形成封口介质隔离层的步骤中，包括：
所述封口介质隔离层密封所述分隔部开口端以在所述分隔部开口中形成所述介质空洞。
7.根据权利要求1至6任一所述的导电层间介质空洞的制备方法，其特征在于，所述第一沉积方法包括原子层沉积法，所述第二沉积方法包括等离子体增强化学的气相沉积法。
8.根据权利要求1至6任一所述的导电层间介质空洞的制备方法，其特征在于，所述第一材料的介电常数小于等于5且小于所述第二材料的介电常数。
9.根据权利要求1至6任一所述的导电层间介质空洞的制备方法，其特征在于，提供一所述衬底的步骤包括如下步骤：
在衬底之上形成导电层；
对所述导电层进行构图；
对所述导电层根据构图进行刻蚀，以去除部分所述导电层直至露出所述衬底形成多条导电线。
10.一种半导体器件，其特征在于，包括：
衬底；
多条导电线，形成在所述衬底上，相邻的所述导电线之间形成多个间隔；及
介质隔离壁，由第一介质隔离层所刻蚀构成并形成在所述导电线的侧面，其中，至少一个所述间隔内具有两个或两个以上的深孔槽，所述第一介质隔离层通过在所述衬底形成有所述导电线一侧的表面上采用第一沉积方法沉积第一材料而形成，所述第一介质隔离层覆盖所述衬底的外露上表面、所述导电线的上表面和侧面；
分隔部，由相同于所述介质隔离壁的刻蚀选择比材料以及牺牲隔离层交替沉积构成，设置于所述间隔内，两个所述深孔槽之间通过由所述分隔部隔开以形成竖直的深孔槽；及
封口介质隔离层，在所述导电线、所述介质隔离壁以及所述分隔部的支撑之下，所述封口介质隔离层密封所述深孔槽的开口端以在所述深孔槽中形成介质空洞。
11.根据权利要求10所述的半导体器件，其特征在于，所述封口介质隔离层的材料的介电常数小于等于5，所述介质隔离壁的材料的介电常数小于等于5。
12.根据权利要求10所述的半导体器件，其特征在于，多个所述间隔具有至少两种宽度。
13.根据权利要求10所述的半导体器件，其特征在于，所述分隔部的配置数量为一个或一个以上，使得同一间隔内多个所述深孔槽为相同宽度。
14.根据权利要求10所述的半导体器件，其特征在于，所述分隔部的上部具有至少一个分隔部开口，所述封口介质隔离层还用于密封所述分隔部开口端以在所述分隔部开口内中形成所述介质空洞。
15.根据权利要求14所述的半导体器件，其特征在于，所述分隔部开口的宽度大于所述深孔槽的宽度。
CN201810295380.4A 2018-04-04 2018-04-04 导电层间介质空洞的制备方法和半导体器件 Active CN108321118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810295380.4A CN108321118B (zh) 2018-04-04 2018-04-04 导电层间介质空洞的制备方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810295380.4A CN108321118B (zh) 2018-04-04 2018-04-04 导电层间介质空洞的制备方法和半导体器件

Publications (2)

Publication Number Publication Date
CN108321118A CN108321118A (zh) 2018-07-24
CN108321118B true CN108321118B (zh) 2023-10-13

Family

ID=62896487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810295380.4A Active CN108321118B (zh) 2018-04-04 2018-04-04 导电层间介质空洞的制备方法和半导体器件

Country Status (1)

Country Link
CN (1) CN108321118B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050708A (ko) * 2018-11-02 2020-05-12 삼성전자주식회사 반도체 소자 및 그의 제조방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1247384A (zh) * 1998-09-08 2000-03-15 日本电气株式会社 半导体器件及其制造方法
US6214719B1 (en) * 1999-09-30 2001-04-10 Novellus Systems, Inc. Method of implementing air-gap technology for low capacitance ILD in the damascene scheme
EP2408006A2 (en) * 2010-07-16 2012-01-18 Imec Method for forming 3D-interconnect structures with airgaps
CN103117244A (zh) * 2011-11-16 2013-05-22 中芯国际集成电路制造(上海)有限公司 Ic内连线和层间介质层之间的空气间隔形成方法
CN103117245A (zh) * 2011-11-17 2013-05-22 盛美半导体设备（上海）有限公司 空气隙互联结构的形成方法
CN103165517A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 降低层间介质层介电常数的方法
CN104126220A (zh) * 2011-12-20 2014-10-29 英特尔公司 保形低温密闭性电介质扩散屏障
CN104241249A (zh) * 2013-06-21 2014-12-24 中芯国际集成电路制造(上海)有限公司 硅通孔互连结构及其制作方法
CN104617093A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105990223A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种形成超低介电常数介质层的方法
CN207977305U (zh) * 2018-04-04 2018-10-16 睿力集成电路有限公司 半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286126B1 (ko) * 1999-02-13 2001-03-15 윤종용 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법
US6627529B2 (en) * 2002-02-07 2003-09-30 Micron Technology, Inc. Capacitance reduction by tunnel formation for use with semiconductor device
US7094689B2 (en) * 2004-07-20 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap interconnect structure and method thereof
US20070264819A1 (en) * 2005-10-07 2007-11-15 Dirk Offenberg Method of forming an electrical isolation associated with a wiring level on a semiconductor wafer
US20090115019A1 (en) * 2007-11-05 2009-05-07 Lee Hyo Seok Semiconductor device having air gap and method for manufacturing the same
US8735279B2 (en) * 2011-01-25 2014-05-27 International Business Machines Corporation Air-dielectric for subtractive etch line and via metallization
CN103151301A (zh) * 2013-02-25 2013-06-12 上海宏力半导体制造有限公司 半导体器件的形成方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1247384A (zh) * 1998-09-08 2000-03-15 日本电气株式会社 半导体器件及其制造方法
US6214719B1 (en) * 1999-09-30 2001-04-10 Novellus Systems, Inc. Method of implementing air-gap technology for low capacitance ILD in the damascene scheme
EP2408006A2 (en) * 2010-07-16 2012-01-18 Imec Method for forming 3D-interconnect structures with airgaps
CN103117244A (zh) * 2011-11-16 2013-05-22 中芯国际集成电路制造(上海)有限公司 Ic内连线和层间介质层之间的空气间隔形成方法
CN103117245A (zh) * 2011-11-17 2013-05-22 盛美半导体设备（上海）有限公司 空气隙互联结构的形成方法
CN103165517A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 降低层间介质层介电常数的方法
CN104126220A (zh) * 2011-12-20 2014-10-29 英特尔公司 保形低温密闭性电介质扩散屏障
CN104241249A (zh) * 2013-06-21 2014-12-24 中芯国际集成电路制造(上海)有限公司 硅通孔互连结构及其制作方法
CN104617093A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105990223A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种形成超低介电常数介质层的方法
CN207977305U (zh) * 2018-04-04 2018-10-16 睿力集成电路有限公司 半导体器件

Also Published As

Publication number Publication date
CN108321118A (zh) 2018-07-24

Similar Documents

Publication Publication Date Title
US9799670B2 (en) Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof
CN1751367B (zh) 电容器及制造电容器的方法
CN101803024B (zh) 形成多个电容器的方法
US20060166486A1 (en) Method of forming a semiconductor device having air gaps and the structure so formed
CN110828419A (zh) 包括含硼绝缘图案的集成电路器件
US20060255427A1 (en) Integrated circuit comprising at least one capacitor and process for forming the capacitor
CN111799273A (zh) 一种半导体器件及其制造方法
JP5403398B2 (ja) コンタクト形成方法
CN111009526A (zh) 集成组合件及形成集成组合件的方法
US20120196436A1 (en) Manufacturing method for a buried circuit structure
CN108321118B (zh) 导电层间介质空洞的制备方法和半导体器件
CN114823325A (zh) 用于制造半导体装置的方法和硬掩模
CN109698203B (zh) 一种三维存储器及其制备方法
CN215299254U (zh) 半导体器件
US7224015B1 (en) Method for making a stack of capacitors, in particular for dynamic random access memory [DRAM]
CN112420722B (zh) 埋入式栅极结构及半导体存储器的形成方法
CN113066795B (zh) 一种半导体器件及其制备方法
CN113594098B (zh) 半导体器件及其制备方法
WO2023245799A1 (zh) 半导体结构及其形成方法
US11889681B2 (en) Integrated circuit devices having buried word lines therein
US7785953B2 (en) Method for forming trenches on a surface of a semiconductor substrate
CN112992915B (zh) 三维存储器及其制作方法
CN117690861A (zh) 半导体结构的制作方法及半导体结构
CN114300463A (zh) 三维存储器及其形成方法
CN117460246A (zh) 半导体结构的制作方法及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181011

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: INNOTRON MEMORY CO.,Ltd.

GR01 Patent grant
GR01 Patent grant