CN113410175B - 一种tsv导电通孔结构制备方法 - Google Patents

一种tsv导电通孔结构制备方法 Download PDF

Info

Publication number
CN113410175B
CN113410175B CN202110662046.XA CN202110662046A CN113410175B CN 113410175 B CN113410175 B CN 113410175B CN 202110662046 A CN202110662046 A CN 202110662046A CN 113410175 B CN113410175 B CN 113410175B
Authority
CN
China
Prior art keywords
tsv
hole
target
wafer
overlay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110662046.XA
Other languages
English (en)
Other versions
CN113410175A (zh
Inventor
李宝霞
刘建军
赵鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Tiancheng Advanced Semiconductor Technology Co ltd
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202110662046.XA priority Critical patent/CN113410175B/zh
Publication of CN113410175A publication Critical patent/CN113410175A/zh
Application granted granted Critical
Publication of CN113410175B publication Critical patent/CN113410175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Abstract

本发明公开了一种TSV导电通孔结构制备方法，通过在TSV孔制备晶圆上设置比目标TSV直径大的TSV孔作为套刻标记，利用Bosch工艺过程中对大孔径TSV孔具有更高的刻蚀速度和更深刻蚀效果的特性，保证在完成晶圆上目标TSV孔单面刻蚀目标深度的同时，套刻TSV孔的刻蚀深度不小于晶圆上目标TSV正反面刻蚀目标深度，从而能够在完成晶圆背面减薄后露出套刻TSV孔，在背面以露出的套刻TSV孔作为光刻对版标记，保证晶圆正反面目标TSV孔的套刻精度，能够实现更高深宽比的TSV导电通孔的制备。通过在TSV孔制备晶圆上，设计更大尺寸的TSV孔，作为目标TSV孔的套刻图形，不受限于基板材料与TSV孔尺寸的限制，能够实现不同孔径、高深宽比TSV孔的制备。

Description

一种TSV导电通孔结构制备方法
技术领域
本发明属于半导体集成电子封装技术领域，具体涉及一种TSV导电通孔结构制备方法。
背景技术
IC芯片集成从2维向3维集成发展，2.5D和3D集成技术渐成为延续摩尔定律、提高电子系统性能和功能密度的有效手段，2.5D和3D集成技术中大量用到TSV导电通孔，TSV的孔径越小，热应力的数值和影响范围越小，同时受芯片(或基片)刚度要求的限制，TSV的深度不可能同比例减小，这就导致TSV深宽比的增加，所以小孔径，高深宽比是TSV技术的发展趋势，在3D芯片TSV堆叠、2.5D TSV转接基板、MEMS传感器TSV封装集成方面都有着巨大的应用前景。
一般的TSV孔工艺采用从晶圆正面或者背面制备，可实现的深宽比通常≤10:1，要得到更高深宽比的TSV则需要采用从晶圆正反面制备，其形成方法可以参考公开号为CN103681390A的中国专利。中国科学院微电子研究所采用此方法制备了正面TSV孔径为80um，孔深为300um；背面TSV孔径为50um，孔深为20um的超厚硅转接板(见2019年杨海博等发表于期刊“微纳电子技术”的文章《基于双面TSV互连技术的超厚硅转接板制备》)。
但是，采用上述方法制备高深宽比TSV孔的关键点在于如何保证正反面的TSV孔能够精准套刻。红外光子的能量小于本征硅材料的禁带跃迁能量，具有硅透明性，可以在硅中传播，对于低掺杂的硅片，可以采用曝光机红外成像的方法透过硅片抓取晶圆正面制备的MARK图形，但是对于较高掺杂浓度的硅片，对红外光的吸收增强，造成此种方法失效，双面曝光机可以通过底部的摄像头抓取晶圆正面的MARK图形，完成背面TSV孔图形的套刻，但其能实现的曝光精度不高，不能应用于小孔径(≤5um)、高深宽比TSV的制备。
发明内容
本发明的目的在于提供一种TSV导电通孔结构制备方法，以克服现有技术的不足。
为达到上述目的，本发明采用如下技术方案：
一种TSV导电通孔结构制备方法，包括以下步骤：
S1，在TSV晶圆上设置目标TSV孔和套刻TSV孔，套刻TSV孔的直径大于目标TSV孔的直径；
S2，在TSV晶圆的硅衬底表面设置正面TSV图形化光阻；
S3，采用Bosch工艺方法在硅衬底正面进行刻蚀形成目标TSV正面盲孔和套刻TSV正面盲孔，套刻TSV正面盲孔深度大于目标TSV正面盲孔深度，然后去除硅衬底正面的正面TSV图形化光阻；
S4，在硅衬底的目标TSV正面盲孔和套刻TSV正面盲孔内侧和表面依次沉积形成TSV孔内绝缘层和TSV孔内复合金属层；
S5，采用金属材料对目标TSV正面盲孔和套刻TSV正面盲孔进行填充，形成TSV盲孔，然后在硅衬底的正面键合载片；
S6，从硅衬底的背面进行减薄至目标TSV孔要求深度，露出套刻TSV正面盲孔孔底作为对位图形，然后将套刻TSV正面盲孔背面进行平坦化形成套刻TSV孔；
S7，以套刻TSV孔为曝光对位图形，重复步骤S2-S5，在硅衬底的背面刻蚀形成与目标TSV正面盲孔连通的目标TSV背面盲孔实现晶圆正反面的互连。
进一步的，套刻TSV孔分布于TSV晶圆的划片道上或者晶圆有效区域内。
进一步的，TSV晶圆上多个套刻TSV孔组成对位图形。
进一步的，采用多个套刻TSV孔组成中心对称图形。
进一步的，通过光阻在贴设有TSV晶圆的硅衬底表面涂布、曝光、显影，使TSV孔图形显露出来；涂布采用旋涂、喷胶或者干膜直接贴附在硅衬底表面形成正面TSV图形化光阻。
进一步的，正面TSV图形化光阻采用正性光阻或者负性光阻。
进一步的，目标TSV正面盲孔的孔径范围为1-30um，深宽比小于等于10:1；套刻TSV正面盲孔的孔径范围为3-300um。
进一步的，采用热氧化结合等离子增强化学气相沉积PECVD工艺在硅基板上沉积形成绝缘层，采用原子层沉积ALD结合等离子增强化学气相沉积PECVD工艺在有源芯片沉积形成绝缘层。
进一步的，通过磁控溅射工艺在目标TSV正面盲孔和套刻TSV正面盲孔孔内沉积形成TSV孔内复合金属层。
进一步的，采用电镀工艺对套刻TSV正面盲孔和目标TSV正面盲孔进行填充，先将TSV盲孔孔壁电镀增厚，再通过“自底向上”的方式填充TSV盲孔，电镀填充材料采用金属材料。
与现有技术相比，本发明具有以下有益的技术效果：
本发明一种TSV导电通孔结构制备方法，通过在TSV孔制备晶圆上设置比目标TSV直径大的TSV孔作为套刻标记，利用Bosch工艺过程中对大孔径TSV孔具有更高的刻蚀速度和更深刻蚀效果的特性，保证在完成晶圆上目标TSV孔单面刻蚀目标深度的同时，套刻TSV孔的刻蚀深度不小于晶圆上目标TSV正反面刻蚀目标深度，从而能够在完成晶圆背面减薄后露出套刻TSV孔，在背面以露出的套刻TSV孔作为光刻对版标记，保证晶圆正反面目标TSV孔的套刻精度，能够实现更高深宽比的TSV导电通孔的制备。
进一步的，通过在TSV孔制备晶圆上，设计更大尺寸的TSV孔，作为目标TSV孔的套刻图形，不受限于基板材料与TSV孔尺寸的限制，能够实现不同孔径、高深宽比TSV孔的制备。
附图说明
图1为本发明实施例中工艺流程图。
图2为本发明实施例中TSV晶圆结构示意图。
图3为本发明实施例中多个套刻TSV孔组成的对位图形结构示意图。
图4为本发明实施例中TSV孔图形制作结构示意图。
图5为本发明实施例中通过Bosch工艺刻蚀结果示意图。
图6为本发明实施例中去除正面TSV图形化光阻结构示意图。
图7为本发明实施例中在硅衬底上沉积绝缘层结构示意图。
图8为本发明实施例中在硅衬底上沉积复合金属层结构示意图。
图9为本发明实施例中在硅衬底上电镀填充结构示意图。
图10为本发明实施例中在硅衬底和载片键合后结构示意图。
图11为本发明实施例中在硅衬底减薄后结构示意图。
图12为本发明实施例中在硅衬底背面平坦化后结构示意图。
图13为本发明实施例中在硅衬底背面TSV孔图形制作结构示意图。
图14为本发明实施例中形成目标TSV背面盲孔(去胶前)结构示意图。
图15为本发明实施例中形成目标TSV背面盲孔(去胶后)结构示意图。
图16为本发明实施例中目标TSV背面盲孔绝缘层结构示意图。
图17为本发明实施例中目标TSV孔连通结构示意图。
图18为本发明实施例中目标TSV背面盲孔内沉积复合金属层结构示意图。
图19为本发明实施例中目标TSV背面盲孔填充结构示意图。
图20为本发明实施例中晶圆正反面互连结构示意图。
其中，1，TSV晶圆；2，套刻TSV孔；3，目标TSV孔；4，硅衬底；5，正面TSV图形化光阻；6，套刻TSV正面盲孔；7，目标TSV正面盲孔；8，TSV孔内绝缘层；9，TSV孔内复合金属层；10，键合胶；11，载片；12，背面TSV图形化光阻；13，目标TSV背面盲孔。
具体实施方式
下面结合附图对本发明做进一步详细描述：
如图1所示，一种TSV导电通孔结构制备方法，包括以下步骤：
S1，TSV晶圆1上设置有目标TSV孔3和套刻TSV孔2，套刻TSV孔2的直径大于目标TSV孔3的直径；
套刻TSV孔2分布于TSV晶圆1的划片道上或者晶圆有效区域内；
如图2、图3所示，TSV晶圆1上多个套刻TSV孔2组成对位图形，为了提高对准精度，采用多个套刻TSV孔组成中心对称图形，中心对称图形可以是十字型，棱形，方形，但不限于此。中心对称图形适应曝光机的图形识别视窗，用于提高对准精度。
S2，在硅衬底4表面设置正面TSV图形化光阻5；
具体的，通过正面TSV图形化光阻5在硅衬底4表面涂布、曝光、显影，使TSV孔图形显露出来；正面TSV图形化光阻5采用正性光阻或者负性光阻，涂布采用旋涂、喷胶或者干膜直接贴附在硅衬底4表面形成正面TSV图形化光阻5，结果如图4所示；
S3，采用Bosch工艺方法在硅衬底4正面进行刻蚀形成目标TSV正面盲孔7和套刻TSV正面盲孔6，套刻TSV正面盲孔6的孔径大于目标TSV正面盲孔7的孔径，套刻TSV正面盲孔6深度大于目标TSV正面盲孔7深度，然后去除硅衬底4正面的正面TSV图形化光阻5；
如图5所示，目标TSV正面盲孔7的孔径范围为1-30um，深宽比小于等于10:1；套刻TSV正面盲孔6的孔径范围为3-300um；刻蚀工艺气体为SF6，钝化工艺气体为C4F8。
如图6所示，采用干法去胶或者湿法去胶去除硅衬底4表面的正面TSV图形化光阻5；干法去胶所用气体采用是O2或者O2+CF4。湿法去胶所用药水采用二甲基亚砜。
S4，在硅衬底4的目标TSV正面盲孔7和套刻TSV正面盲孔6内侧和表面依次沉积形成TSV孔内绝缘层8和TSV孔内复合金属层9；
如图7所示，具体的，在硅衬底4的目标TSV正面盲孔7和套刻TSV正面盲孔6表面和内壁沉积形成TSV孔内绝缘层8；
具体的，对于硅基板通过热氧化结合等离子增强化学气相沉积PECVD工艺沉积绝缘层，对于有源芯片采用原子层沉积ALD结合等离子增强化学气相沉积PECVD工艺沉积绝缘层。TSV孔内绝缘层8采用SiO2、SiON、SiN，或SiO2和SiN的多层复合材料，表面沉积厚度在10000埃-30000埃(通过热氧化或者ALD沉积的绝缘层厚度为2000埃-5000埃，再通过PECVD沉积的绝缘层厚度为5000埃-25000埃)，其中热氧化或者ALD工艺能够实现台阶覆盖率大于90％的绝缘层沉积，可以保证TSV孔壁绝缘层厚度。PECVD在高深宽比TSV孔制备工艺过程中，台阶覆盖率通常小于10％，在晶圆表面沉积较厚SiO2保证后续CMP工艺的同时，在孔底沉积薄的SiO2薄膜，降低背面孔内氧化硅刻蚀工艺的难度。
如图8所示，通过磁控溅射工艺在目标TSV正面盲孔7和套刻TSV正面盲孔6孔内沉积形成TSV孔内复合金属层。TSV孔内复合金属层9包括扩散阻挡层、粘附层和电镀种子层金属。扩散阻挡层、粘附层材料采用是Ti、TiN、Ta、TaN或TiW；相应的表面金属层厚度为3000埃-5000埃；电镀种子层材料采用Cu或Ni，但不限于此，相应的表面金属层厚度为10000埃-25000埃。
S5，采用金属材料对目标TSV正面盲孔7和套刻TSV正面盲孔6进行填充，形成TSV盲孔，然后在硅衬底4的正面键合载片11；
具体的，如图9所示，采用电镀工艺对套刻TSV正面盲孔6和目标TSV正面盲孔7进行填充，电镀填充材料采用金属材料，具体采用金属合金材料、铜或者钨。对于高深宽比的TSV孔，其种子层的台阶覆盖率通常小于5％，采用单一的电镀方式通常不能保证TSV孔的完整填充。在上述TSV盲孔填充过程中，采用先将TSV盲孔孔壁电镀增厚，再通过“自底向上”的方式填充TSV盲孔。随后采用化学机械抛光(CMP)方法，将表面的电镀金属层、电镀种子层和金属粘附层抛掉，并抛掉部分TSV盲孔孔壁介质绝缘层沉积时在表面沉积的绝缘介质。
完成硅衬底4正面的TSV盲孔制备工艺后，通过键合胶10将晶圆正面与载片11键合在一起，如图10所示；载片11是与晶圆尺寸相当的圆片，载片11材料采用硅片、玻璃片或蓝宝石片，但不限于此。
S6，从硅衬底4的背面进行减薄至目标TSV孔3要求深度，露出套刻TSV正面盲孔6孔底作为对位图形，然后将套刻TSV正面盲孔6背面进行平坦化形成套刻TSV孔2；
具体的，通过机械减薄方法将硅衬底4减薄至距套刻TSV正面盲孔6孔底5-30um的位置并抛光，再通过干法刻蚀或者湿法刻蚀工艺大面积刻蚀硅衬底材料，直至硅衬底晶圆厚度减薄至目标TSV孔3要求深度，同时露出套刻TSV正面盲孔6孔底作为对位图形，结果如图11所示。
如图12所示，通过化学机械抛光CMP方法将套刻TSV正面盲孔6背面进行平坦化，抛去套刻TSV正面盲孔孔6孔底的绝缘层以及填充材料，形成套刻TSV孔2。
S7，以套刻TSV孔2为曝光对位图形，重复步骤S2-S5，在硅衬底4的背面刻蚀形成与目标TSV正面盲孔7连通的目标TSV背面盲孔13实现晶圆正反面的互连。
如图13所示，以套刻TSV孔2为曝光对位图形，通过背面TSV图形化光阻12在硅衬底4背面涂布、曝光、显影，使TSV孔图形显露出来。背面TSV图形化光阻12为正性光阻或者负性光阻，涂布采用旋涂、喷胶或者干膜直接贴附。套刻TSV正面盲孔6深度不小于目标TSV背面盲孔13深度和目标TSV正面盲孔7深度之和。
通过BOSCH工艺方法进行硅衬底4背面刻蚀，形成目标TSV背面盲孔13；结果如图14所示，目标TSV背面盲孔13的孔径范围为1-30um，深宽比≥10:1。相应的刻蚀工艺气体为SF6，钝化工艺气体为C4F8。以套刻TSV孔2为曝光对位图形，使目标TSV背面盲孔13的圆心与目标TSV正面盲孔7的圆心重合。
刻蚀完TSV盲孔后去除背面TSV图形化光阻12，结果如图15所示。去除光阻层采用干法去胶或者湿法去胶。干法去胶所用气体可以是O2或者O2+CF4。湿法去胶所用药水为二甲基亚砜。
如图16所示，在目标TSV背面盲孔13孔内，对于硅基板通过等离子增强化学气相沉积PECVD工艺沉积绝缘层，对于有源芯片采用原子层沉积ALD结合等离子增强化学气相沉积PECVD工艺沉积绝缘层。
通过干法刻蚀工艺或者激光烧灼去除目标TSV背面盲孔16底部的绝缘层，保证正反两面TSV孔的电学连通性，如图17所示。干法刻蚀的工艺气体为CF4、C4F8或CHF3。
图18为通过磁控溅射工艺在目标TSV背面盲孔内沉积复合金属层，TSV孔内复合金属层9包括扩散阻挡层、黏附层和电镀种子层。扩散阻挡层、粘附层材料可以是Ti、TiN、Ta、TaN、TiW等，但不限于此，相应的表面金属层厚度为3000埃-5000埃；电镀种子层材料可以是Cu、Ni等但不限于此，相应的表面金属层厚度为10000埃-25000埃。
图19为通过电镀工艺对目标TSV背面盲孔13进行填充，电镀填充材料采用金属合金材料、铜或钨。对于高深宽比的TSV孔，其种子层的台阶覆盖率通常小于5％，在上述TSV盲孔填充过程中，可以采用先将TSV盲孔孔壁电镀增厚，再通过“自底向上”的方式填充TSV盲孔。随后采用化学机械抛光(CMP)方法，将表面的电镀金属层、电镀种子层和金属粘附层抛掉，并抛掉部分TSV盲孔孔壁介质绝缘层沉积时在表面沉积的绝缘介质，形成目标TSV孔3。图20为解键合后的晶圆，通过正反面刻蚀完成高深宽比目标TSV孔3的制备，实现晶圆正反面的互连。
本发明通过在TSV孔制备晶圆上设计比目标TSV直径大的TSV孔作为套刻标记，利用Bosch工艺过程中对大孔径TSV孔具有更高的刻蚀速度和更深刻蚀效果的特性，保证在完成晶圆上目标TSV孔单面刻蚀目标深度的同时，套刻TSV孔的刻蚀深度不小于晶圆上目标TSV正反面刻蚀目标深度，从而能够在完成晶圆背面减薄后露出套刻TSV孔，在背面以露出的套刻TSV孔作为光刻对版标记，保证晶圆正反面目标TSV孔的套刻精度。同时由于套刻TSV孔的存在，在TSV背面制备工艺过程中，需要完成套刻TSV背面露铜和平坦化的工艺过程，本申请能够通过在TSV孔制备晶圆上，设计更大尺寸的TSV孔，作为目标TSV孔的套刻图形，不受限于基板材料与TSV孔尺寸的限制，能够实现不同孔径、高深宽比TSV孔的制备。

Claims (10)

1.一种TSV导电通孔结构制备方法，其特征在于，包括以下步骤：
S1，在TSV晶圆上设置目标TSV孔和套刻TSV孔，套刻TSV孔的直径大于目标TSV孔的直径；
S2，在TSV晶圆的硅衬底表面设置正面TSV图形化光阻；
S3，采用Bosch工艺方法在硅衬底正面进行刻蚀形成目标TSV正面盲孔和套刻TSV正面盲孔，套刻TSV正面盲孔深度大于目标TSV正面盲孔深度，然后去除硅衬底正面的正面TSV图形化光阻；
S4，在硅衬底的目标TSV正面盲孔和套刻TSV正面盲孔内侧和表面依次沉积形成TSV孔内绝缘层和TSV孔内复合金属层；
S5，采用金属材料对目标TSV正面盲孔和套刻TSV正面盲孔进行填充，形成TSV盲孔，然后在硅衬底的正面键合载片；
S6，从硅衬底的背面进行减薄至目标TSV孔要求深度，露出套刻TSV正面盲孔孔底作为对位图形，然后将套刻TSV正面盲孔背面进行平坦化形成套刻TSV孔；
S7，以套刻TSV孔为曝光对位图形，重复步骤S2-S5，在硅衬底的背面刻蚀形成与目标TSV正面盲孔连通的目标TSV背面盲孔实现晶圆正反面的互连。
2.根据权利要求1所述的一种TSV导电通孔结构制备方法，其特征在于，套刻TSV孔分布于TSV晶圆的划片道上或者晶圆有效区域内。
3.根据权利要求1所述的一种TSV导电通孔结构制备方法，其特征在于，TSV晶圆上多个套刻TSV孔组成对位图形。
4.根据权利要求3所述的一种TSV导电通孔结构制备方法，其特征在于，采用多个套刻TSV孔组成中心对称图形。
5.根据权利要求1所述的一种TSV导电通孔结构制备方法，其特征在于，通过光阻在TSV晶圆的硅衬底表面涂布、曝光、显影，使TSV孔图形显露出来；涂布采用旋涂、喷胶或者干膜直接贴附在硅衬底表面形成正面TSV图形化光阻。
6.根据权利要求5所述的一种TSV导电通孔结构制备方法，其特征在于，正面TSV图形化光阻采用正性光阻或者负性光阻。
7.根据权利要求1所述的一种TSV导电通孔结构制备方法，其特征在于，目标TSV正面盲孔的孔径范围为1-30um，深宽比小于等于10:1；套刻TSV正面盲孔的孔径范围为3-300um。
8.根据权利要求1所述的一种TSV导电通孔结构制备方法，其特征在于，采用热氧化结合等离子增强化学气相沉积PECVD工艺在硅基板上沉积形成绝缘层，采用原子层沉积ALD结合等离子增强化学气相沉积PECVD工艺在有源芯片沉积形成绝缘层。
9.根据权利要求1所述的一种TSV导电通孔结构制备方法，其特征在于，通过磁控溅射工艺在目标TSV正面盲孔和套刻TSV正面盲孔孔内沉积形成TSV孔内复合金属层。
10.根据权利要求1所述的一种TSV导电通孔结构制备方法，其特征在于，采用电镀工艺对套刻TSV正面盲孔和目标TSV正面盲孔进行填充，电镀填充材料采用金属材料。
CN202110662046.XA 2021-06-15 2021-06-15 一种tsv导电通孔结构制备方法 Active CN113410175B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110662046.XA CN113410175B (zh) 2021-06-15 2021-06-15 一种tsv导电通孔结构制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110662046.XA CN113410175B (zh) 2021-06-15 2021-06-15 一种tsv导电通孔结构制备方法

Publications (2)

Publication Number Publication Date
CN113410175A CN113410175A (zh) 2021-09-17
CN113410175B true CN113410175B (zh) 2023-06-02

Family

ID=77683975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110662046.XA Active CN113410175B (zh) 2021-06-15 2021-06-15 一种tsv导电通孔结构制备方法

Country Status (1)

Country Link
CN (1) CN113410175B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566461A (zh) * 2022-03-02 2022-05-31 成都海威华芯科技有限公司 基于正反面通孔的半导体器件深背孔制作方法及器件
CN116544181B (zh) * 2023-07-07 2023-11-28 长鑫存储技术有限公司 半导体封装方法与半导体封装结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192712A (ja) * 2010-03-12 2011-09-29 Renesas Electronics Corp 半導体装置の製造方法
CN102683308A (zh) * 2011-03-11 2012-09-19 中国科学院微电子研究所 穿硅通孔结构及其形成方法
CN103050480A (zh) * 2012-08-14 2013-04-17 上海华虹Nec电子有限公司 硅片的背面图形化的工艺方法
CN103681390A (zh) * 2013-12-20 2014-03-26 中国电子科技集团公司第五十八研究所 一种基于tsv工艺的晶圆级硅基板制备方法
CN105428309A (zh) * 2015-12-16 2016-03-23 华进半导体封装先导技术研发中心有限公司 Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法
CN105502284A (zh) * 2015-12-10 2016-04-20 上海集成电路研发中心有限公司 一种晶圆背面对准的工艺集成方法
CN111180388A (zh) * 2020-03-16 2020-05-19 西安微电子技术研究所 一种无空白区域的晶圆上硅通孔的制作方法
CN111261586A (zh) * 2020-01-22 2020-06-09 成都工业学院 一种中孔半导体纳米结构的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487425B2 (en) * 2011-06-23 2013-07-16 International Business Machines Corporation Optimized annular copper TSV
US9312205B2 (en) * 2014-03-04 2016-04-12 International Business Machines Corporation Methods of forming a TSV wafer with improved fracture strength
US9947610B2 (en) * 2016-01-28 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192712A (ja) * 2010-03-12 2011-09-29 Renesas Electronics Corp 半導体装置の製造方法
CN102683308A (zh) * 2011-03-11 2012-09-19 中国科学院微电子研究所 穿硅通孔结构及其形成方法
CN103050480A (zh) * 2012-08-14 2013-04-17 上海华虹Nec电子有限公司 硅片的背面图形化的工艺方法
CN103681390A (zh) * 2013-12-20 2014-03-26 中国电子科技集团公司第五十八研究所 一种基于tsv工艺的晶圆级硅基板制备方法
CN105502284A (zh) * 2015-12-10 2016-04-20 上海集成电路研发中心有限公司 一种晶圆背面对准的工艺集成方法
CN105428309A (zh) * 2015-12-16 2016-03-23 华进半导体封装先导技术研发中心有限公司 Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法
CN111261586A (zh) * 2020-01-22 2020-06-09 成都工业学院 一种中孔半导体纳米结构的制作方法
CN111180388A (zh) * 2020-03-16 2020-05-19 西安微电子技术研究所 一种无空白区域的晶圆上硅通孔的制作方法

Also Published As

Publication number Publication date
CN113410175A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
JP7386902B2 (ja) パッケージの構成及び製造の方法
US8319347B2 (en) Electronic device package and fabrication method thereof
CN113410175B (zh) 一种tsv导电通孔结构制备方法
CN103681390B (zh) 一种基于tsv工艺的晶圆级硅基板制备方法
US11043448B2 (en) Semiconductor device with vertically separated openings and manufacturing method thereof
US20120001337A1 (en) Alignment Mark and Method of Formation
US20100264538A1 (en) Method for producing electrical interconnects and devices made thereof
TW201041035A (en) Integrated circuit structure
JP2004186187A (ja) 半導体装置およびその製造方法
CN104952789A (zh) 一种含高深宽比tsv的转接板的制作方法
TW201216429A (en) Conductive pillar structure
US20090039472A1 (en) Structure and method for creating reliable deep via connections in a silicon carrier
CN109638009A (zh) 一种多芯片层叠扇出型封装结构及其制造方法
CN101355043B (zh) 电子元件封装体及其制作方法
WO2022007445A1 (zh) 三维电容制备方法
WO2021208831A1 (zh) 半导体结构及其形成方法和半导体器件
CN110491787B (zh) 湿法干法叠加套刻加工不同深度芯片槽的方法及装置
CN114566436A (zh) 一种降低晶圆级胶键合气泡的深pad晶圆级制备方法
CN104600027B (zh) 一种tsv通孔的制备工艺
CN113990827A (zh) 一种tsv背面露孔结构及制备方法
CN103107178B (zh) 一种用负性光刻胶制作背照式影像传感器深沟槽的方法
CN111341678A (zh) 一种不同厚度芯片嵌入的封装方法
EP1465246B1 (en) Method for producing electrical through hole interconnects
CN103296039B (zh) 一种背照式影像传感器深沟槽刻蚀方法
CN116631978A (zh) 一种半超导tsv转接板结构及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230607

Address after: Room 628, 1st Floor, Zone C, Building 24, Science and Technology Innovation Park, Gangwan 1, Jintang Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519080 (centralized office area)

Patentee after: Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd.

Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province

Patentee before: XI'AN MICROELECTRONICS TECHNOLOGY INSTITUTE

TR01 Transfer of patent right