CN114566436A - 一种降低晶圆级胶键合气泡的深pad晶圆级制备方法 - Google Patents
一种降低晶圆级胶键合气泡的深pad晶圆级制备方法 Download PDFInfo
- Publication number
- CN114566436A CN114566436A CN202210178297.5A CN202210178297A CN114566436A CN 114566436 A CN114566436 A CN 114566436A CN 202210178297 A CN202210178297 A CN 202210178297A CN 114566436 A CN114566436 A CN 114566436A
- Authority
- CN
- China
- Prior art keywords
- wafer
- bonding
- glue
- layer
- bubbles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 238000004026 adhesive bonding Methods 0.000 title claims description 22
- 239000003292 glue Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 239000011521 glass Substances 0.000 claims description 13
- 238000005086 pumping Methods 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 4
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 238000005096 rolling process Methods 0.000 claims description 2
- 229910000838 Al alloy Inorganic materials 0.000 claims 1
- 229910001020 Au alloy Inorganic materials 0.000 claims 1
- 229910000881 Cu alloy Inorganic materials 0.000 claims 1
- 229910000990 Ni alloy Inorganic materials 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004100 electronic packaging Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005304 optical glass Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000005401 pressed glass Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
- H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
- H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供了一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，除采用通过温度控制胶的流速以及涂布合理的胶量来控制Pad气泡的产生，尤其采用晶圆在键合腔室内多次反复预抽真空，完成晶圆排气泡过程，同时结合低温预热的方法使得键合胶在低粘度条件下流速变慢，以降低残胶溢胶风险，且配合低速率阶梯式升温，改变传统的一步升温键合模式，气泡不良率基本得到控制，基本在千分之五左右。
Description
技术领域
本发明涉及先进电子封装技术领域，具体为一种降低晶圆级胶键合气泡的深pad晶圆级制备方法。
背景技术
集成电路工艺以及电子器件的小型化合合多功能集成推动了微机电系统技术的发展。微机电系统采用先进的半导体工艺和技术，将机械、电子甚至系统集成在一块芯片中，在航空航天、信息通信、生物医疗等领域有着巨大的应用前景。基于硅通孔的立体集成技术通过制作垂直三维集成，可大幅缩小芯片尺寸，同时提高互连密度和电气性能，特别是在网络大数据和内存制造领域、以及MEMS系统等具有广阔应用前景，现在已成为最具发展潜力的第四代先进封装技术，其中永久性晶圆键合是实现三维电子封装中三维堆叠和互连的一项关键性技术。在射频(RF)、MEMS，尤其CMOS图像传感器方面，永久性键合技术减少了占用面积，并大大提高了产品性能。晶圆级胶键合属于有中间层的晶圆键合的一种，中间层制作质量的好坏直接决定了后续工艺是否会出现渗蚀、过蚀的现象。现有的晶圆级胶键合，主要基于产品先预热，再抽真空，再升温升压，随后持温持压，最后降温降压的传统技术，此技术对于晶圆Pad深度在小于1μm产品来说，中间层的永久键合胶很少或几乎不会出现空洞、气泡等现象，但当晶圆Pad在大于1μm以上，由于增加了键合胶流入空腔部位的深度，从而极大增加Pad气泡数量控制难度，造成产品品质异常，外观异常，严重影响产品的良率。
通过采用晶圆级封装和集成技术制造的摄像机模块，实现了各种手持设备中小型摄像机的低成本集成。但晶圆级封装玻璃与CIS晶圆之间的键合过程存在困难与挑战。晶圆级CIS胶键合工艺正面临着CIS前道制造工艺带来的挑战，在CIS晶圆中将逻辑芯片电路和存储电路制备在感光区的旁边和下方，通过金属互联线路引出到感光区旁侧的金属Pad上。不同的前道制造工艺所制造的Pad深度也不尽相同，根据业内相关经验Pad的深度一般处于0.5μm～1μm之间，超过1μm深度的Pad晶圆通常被称为深Pad晶圆。深Pad晶圆给胶键合工艺带来的挑战在于无法在胶固化前有限的键合时间内使得键合胶充分填充进Pad所在的凹坑内，待Pad周围的键合胶固化后，在Pad区域附近产生空腔，即所谓的胶气泡。这些气泡将会对后续工艺产生影响，即造成药水通过空腔气泡浸入Pad，造成Pad腐蚀，从而影响器件特性。目前业内对这种深Pad的气泡控制尚无较好的解决途径。
现有的技术为了解决WLCSP胶键合工艺中所产生的Pad气泡同时不造成良率损失，提高键合质量和可靠性。主要从键合胶的粘度和键合温度、时间三方面来进行工艺优化。一般键合胶均为树脂类化合物。此种键合胶分为A、B两个部分，使用时将A与B进行真空混合形成一种具有一定粘度的胶状聚合物，这种胶的粘度受到静置等待时间和温度双重影响。这种混合聚合物的粘度可以通过它的流动速度反映出来，流动速度越大，粘度越小，反之亦然。总体而言，胶的流动速度随着静置时间的延长而降低，反应出粘度随着静置时间延长而降低。同时，这种胶的粘度也受到温度的影响，据测定这种胶的粘度随着温度的提升而升高，当达到70℃流动性与活性达到最高，70℃-80℃逐渐开始固化，到90℃时完全失去流动性达到初步固化，这种固化是一种不可逆化学变化，当达到150℃时完全固化。在键合过程中涂覆有键合胶层11的围堰玻璃12处于下边，CIS晶圆层1处于上方，键合过程中围堰玻璃上的键合胶主要受键合机下盘温度影响。对准后未压合的玻璃/晶圆结构图1所示；一般而言，通过调控键合胶的流动性，可以使得键合胶层11流入CIS晶圆层1Pad所在凹坑，充分填充CIS晶圆1Pad所在凹坑，在固化后可以避免Pad气泡的产生；但是胶的流速过高，会导致整个围堰上的胶流入CIS晶圆层1的感光区内(这种不良称之为溢胶，以下均用溢胶代替)，如图2，这种异常影响CIS芯片的成像，造成良率损失，因此不能通过单纯提高胶流速来减少Pad气泡的产生。通过减少胶量可以抑制胶流速过高带来的不良损失，但胶量过少易导致晶圆玻璃键合后有无胶的空腔产生，在后续加工过程中容易导致玻璃或者晶圆产生裂纹同样也会造成良率损失。同时，由于Pad较深，胶的流速难以控制，造成气泡更多，难以控制。追踪200片传统胶键合产品气泡不良率，大约在20％-40％。
发明内容
针对现有技术中当晶圆Pad在大于1μm以上，由于增加了键合胶流入空腔部位的深度存在增加Pad气泡数量控制难度的问题，本发明提供一种消除晶圆级胶键合气泡的深pad晶圆级制备方法，有效的降低了深pad晶圆内的气泡，保证了产品的良率。
本发明是通过以下技术方案来实现：
一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，包括如下步骤：
步骤1，在CIS晶圆层上对应放置基底，且基底的两侧分别对准CIS晶圆层两侧切割道的金属Pad层上，并在基底上依次沿着基底至CIS晶圆层的方向上形成带有高度的围堰层以及键合胶层，得到CIS晶圆芯片；其中键合胶层对准金属Pad层形成键合腔室；
步骤2，对键合腔室进行第一次抽真空，使得键合腔室处于高真空状态，同时将CIS晶圆芯片内的气泡抽出，CIS晶圆芯片处于真空状态；当破真空后，键合腔室内部处于大气压下，而CIS晶圆芯片处于真空状态后，内外压差将CIS晶圆芯内部残余气泡挤出；
步骤3，对键合腔室进行第二次抽真空，将CIS晶圆芯内部挤出的残余气泡抽走，完成排气泡过程；
步骤4，结合低温预热使得键合胶层的胶水在低粘度条件下向金属Pad层内流速变慢，以抵消破真空后压差导致的残胶出现，并配合低速率阶梯式升温实现凝固；同时在金属Pad层内低温预热降残胶、溢胶以及低速率阶梯式升温的同时继续进行抽真空，直至金属Pad层内的气泡通过真空抽出后得到晶圆级胶键合后结构的CIS晶圆芯片。
优选的，步骤1中，CIS晶圆层的表面采用若干种材料构成复合结构表面，包括集成电路芯片表面、硅基板表面、陶瓷基板表面和玻璃基板表面，其中CIS晶圆层的中部为感光区，用于放置逻辑芯片电路和存储电路，其中逻辑芯片电路和存储电路通过金属互联线路引出到感光区两侧的金属Pad层上，金属Pad层的外侧为切割道。
优选的，所述金属Pad层的材料采用金、铜、铝、镍或金属合金材料。
优选的，金属Pad层的深度大于1μm。
优选的，基底的材料采用载体玻璃片或者透明的类玻璃片状，其中基底的大小形状与CIS晶圆层的大小形状对应。
优选的，基底上利用光刻技术，并采用光刻胶进行图形化，制作满足高度的围堰层，再通过手动滚胶技术或丝网印胶技术将键合胶印制在围堰层上面，即键合胶层。
优选的，步骤4中，低温的温度范围为15-35℃。
优选的，步骤4中，低速率阶梯式范围为：第一阶梯温度上升速率为20℃/min；第二阶梯温度上升速率为45℃/min。
与现有技术相比，本发明具有以下有益的技术效果：
本发明提供了一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，除采用通过温度控制胶的流速以及涂布合理的胶量来控制Pad气泡的产生，尤其采用晶圆在键合腔室内多次反复预抽真空，完成晶圆排气泡过程，同时结合低温预热的方法使得键合胶在低粘度条件下流速变慢，以降低残胶溢胶风险，且配合低速率阶梯式升温，改变传统的一步升温键合模式，气泡不良率基本得到控制，基本在5％左右。
进一步的，本发明有效解决了气泡的高不良率及工艺稳定性差等问题。降低了工艺控制难度，提高了工艺良率。尤其对于深Pad产品(≥1um)此方法效果更为显著，并且为后续更深pad产品键合气泡提供了新的解决途径。
附图说明
图1为现有技术中CIS晶圆Pad深度结构示意图；
图2为现有技术中晶圆级胶键合预对准结构示意图；
图3为本发明中晶圆级胶键合预对准结构示意图。
图中：1-CIS晶圆层；11-金属Pad层；12-切割道；13-感光区；2-基底；21-围堰层；22-键合胶层。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面结合附图对本发明做进一步详细描述：
本发明一个实施例中，提供了一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，有效的降低了深pad晶圆内的气泡，保证了产品的良率。
具体的，该降低晶圆级胶键合气泡的深pad晶圆级制备方法，包括如下步骤：
步骤1，在CIS晶圆层1上对应放置基底2，且基底2的两侧分别对准CIS晶圆层1两侧切割道12的金属Pad层11上，并在基底2上依次沿着基底2至CIS晶圆层1的方向上形成带有高度的围堰层21以及键合胶层22，得到CIS晶圆芯片；其中键合胶层22对准金属Pad层形成键合腔室；
步骤2，对键合腔室进行第一次抽真空，使得键合腔室处于高真空状态，同时将CIS晶圆芯片内的气泡抽出，CIS晶圆芯片处于真空状态；当破真空后，键合腔室内部处于大气压下，而CIS晶圆芯片处于真空状态后，内外压差将CIS晶圆芯内部残余气泡挤出；
步骤3，对键合腔室进行第二次抽真空，将CIS晶圆芯内部挤出的残余气泡抽走，完成排气泡过程；
步骤4，结合低温预热使得键合胶层22的胶水在低粘度条件下向金属Pad层11内流速变慢，以抵消破真空后压差导致的残胶出现，其中低温的温度范围为15-35℃；并配合低速率阶梯式升温实现凝固，其中，低速率阶梯式范围为：第一阶梯温度上升速率为20℃/min；第二阶梯温度上升速率为45℃/min；同时在金属Pad层11内低温预热降残胶、溢胶以及低速率阶梯式升温的同时继续进行抽真空，直至金属Pad层11内的气泡通过真空抽出后得到晶圆级胶键合后结构的CIS晶圆芯片。
具体的，步骤1中，CIS晶圆层1的表面采用若干种材料构成复合结构表面，包括集成电路芯片表面、硅基板表面、陶瓷基板表面和玻璃基板表面，CIS晶圆层1的表面优选平整表面，表面凹凸程度的容忍度为晶圆工艺允许的表面凹凸程度，其中CIS晶圆层1的中部为感光区13，用于放置逻辑芯片电路和存储电路，其中逻辑芯片电路和存储电路通过金属互联线路引出到感光区13两侧的金属Pad层11上，金属Pad层11的外侧为切割道12，如图1所示，CIS晶圆层1的形状可以为圆片，方片或矩形片。
具体的，金属Pad层11的材料采用金、铜、铝、镍等金属或金属合金材料，其中，金属Pad层11的深度大于1μm。
具体的，基底2的材料采用载体玻璃片或者透明的类玻璃片状，其厚度不限，可以是300μm，400μm，700μm等；其中基底2的大小形状与CIS晶圆层的大小形状对应。
基底2清洗干净后，为避免裸露表面被划伤或污染，可以对背面进行贴膜保护，所用保护膜可以是蓝膜、黄膜，但不限于此。只要其耐腐蚀、耐高温、不易起皱即可。然后根据所对应的CIS晶圆层1的感光区13的大小，在基底2上面利用光刻技术、采用光刻胶进行图形化，制作满足高度的围堰层21；之后采用手动滚胶技术或丝网印胶技术将键合胶印制在围堰层21上面，即键合胶层22，如图2所示，其键合胶层22的主要成分是环氧树脂化合物。环氧树脂化合物可以在室温或更高温度下固化成橡胶状固体，可提供具有出色的柔韧性和耐化学性键合。这些粘合剂可以很好地粘合到许多基材上，具有强的抗剥离性、高的剪切强度和优异的低温性能，能在一定温湿度条件下长时间工作。WLCSP封装结构将具有围堰图案腔壁的基底2堆叠到器件晶圆1上。覆盖的基底2主要有两个功能：①作为图像处理的窗口，②在背面TSV和WLCSP过程中保护图像传感区域不受粒子的影响。
具体的，为了将基底2堆叠到CIS晶圆层1上，通常使用热固性高分子聚合物来将CIS晶圆层1和带有围堰层22的基底2进行粘和，其中基底2表面上的围堰层22可能由或可能不由与实现粘合的粘合材料相同的材料组成。
其中键合工艺需要在高真空环境中完成，高真空环境一方面可以促使金属Pad层11所处凹坑位置的气泡排出，一方面可以阻止键合过程中其他额外化学反应的产生。对于CIS晶圆层1来说，单次抽真空无法达到完全去除Pad气泡的效果，因此多次抽破真空在深Pad键合工艺中显得尤为重要，如图3所示。
本发明从键合胶粘度和真空条件两个方面进行深Pad晶圆键合工艺的突破。寻找合适的胶量窗口、静置时间窗口、温度窗口辅助以多次高真空条件完成深Pad晶圆的键合工艺突破，在不影响键合后良率的前提下减少并杜绝Pad气泡产生，提高键合质量和可靠性。
在硅晶圆被减薄到适当的厚度之前，CIS晶圆层1的正面必须与载体玻璃2的围堰层22接合，以在背面减薄期间及之后提供足够的机械强度。WLCSP晶圆键合可以提供一种合适的控制气泡键合工艺，将CIS晶圆层1上下翻转并键合到制作有围堰层22的透明光玻璃1上，将键合后CIS晶圆层1减薄并在背面制备TSV互联通孔，在镀铜前涂覆光敏有机绝缘层以取代氧化硅层，在绝缘层上制备铜互联线光刻图形，接着制备铜互联导线和倒装焊球，完成CIS晶圆层1的WLCSP封装形式，后续通过划片切割和分选完成单颗CIS晶圆芯片的制备。
综上所述，本发明提供了一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，除采用通过温度控制胶的流速以及涂布合理的胶量来控制Pad气泡的产生，尤其采用晶圆在键合腔室内多次反复预抽真空，完成晶圆排气泡过程，同时结合低温预热的方法使得键合胶在低粘度条件下流速变慢，以降低残胶溢胶风险，且配合低速率阶梯式升温，改变传统的一步升温键合模式，气泡不良率基本得到控制，基本在千分之五。本发明有效解决了气泡的高不良率及工艺稳定性差等问题。降低了工艺控制难度，提高了工艺良率。尤其对于深Pad产品(≥1um)此方法效果更为显著，并且为后续更深pad产品键合气泡提供了新的解决途径。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (8)
1.一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，其特征在于，包括如下步骤：
步骤1，在CIS晶圆层(1)上对应放置基底(2)，且基底(2)的两侧分别对准CIS晶圆层(1)两侧切割道(12)的金属Pad层(11)上，并在基底(2)上依次沿着基底(2)至CIS晶圆层(1)的方向上形成带有高度的围堰层(21)以及键合胶层(22)，得到CIS晶圆芯片；其中键合胶层(22)对准金属Pad层形成键合腔室；
步骤2，对键合腔室进行第一次抽真空，使得键合腔室处于高真空状态，同时将CIS晶圆芯片内的气泡抽出，CIS晶圆芯片处于真空状态；当破真空后，键合腔室内部处于大气压下，而CIS晶圆芯片处于真空状态后，内外压差将CIS晶圆芯内部残余气泡挤出；
步骤3，对键合腔室进行第二次抽真空，将CIS晶圆芯内部挤出的残余气泡抽走，完成排气泡过程；
步骤4，结合低温预热使得键合胶层(22)的胶水在低粘度条件下向金属Pad层(11)内流速变慢，以抵消破真空后压差导致的残胶出现，并配合低速率阶梯式升温实现凝固；同时在金属Pad层(11)内低温预热降残胶、溢胶以及低速率阶梯式升温的同时继续进行抽真空，直至金属Pad层(11)内的气泡通过真空抽出后得到晶圆级胶键合后结构的CIS晶圆芯片。
2.根据权利要求1所述的一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，其特征在于，步骤1中，CIS晶圆层(1)的表面采用若干种材料构成复合结构表面，包括集成电路芯片表面、硅基板表面、陶瓷基板表面和玻璃基板表面，其中CIS晶圆层(1)的中部为感光区(13)，用于放置逻辑芯片电路和存储电路，其中逻辑芯片电路和存储电路通过金属互联线路引出到感光区(13)两侧的金属Pad层(11)上，金属Pad层(11)的外侧为切割道(12)。
3.根据权利要求1所述的一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，其特征在于，所述金属Pad层(11)的材料采用金、铜、铝、镍或金属合金材料。
4.根据权利要求1所述的一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，其特征在于，金属Pad层(11)的深度大于1μm。
5.根据权利要求1所述的一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，其特征在于，所述基底(2)的材料采用载体玻璃片或者透明的类玻璃片状，其中基底(2)的大小形状与CIS晶圆层的大小形状对应。
6.根据权利要求1所述的一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，其特征在于，所述基底(2)上利用光刻技术，并采用光刻胶进行图形化，制作满足高度的围堰层(21)，再通过手动滚胶技术或丝网印胶技术将键合胶印制在围堰层(21)上面，即键合胶层(22)。
7.根据权利要求1所述的一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，其特征在于，步骤4中，低温的温度范围为15-35℃。
8.根据权利要求1所述的一种降低晶圆级胶键合气泡的深pad晶圆级制备方法，其特征在于，步骤4中，低速率阶梯式范围为：第一阶梯温度上升速率为20℃/min；第二阶梯温度上升速率为45℃/min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210178297.5A CN114566436A (zh) | 2022-02-24 | 2022-02-24 | 一种降低晶圆级胶键合气泡的深pad晶圆级制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210178297.5A CN114566436A (zh) | 2022-02-24 | 2022-02-24 | 一种降低晶圆级胶键合气泡的深pad晶圆级制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114566436A true CN114566436A (zh) | 2022-05-31 |
Family
ID=81716719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210178297.5A Pending CN114566436A (zh) | 2022-02-24 | 2022-02-24 | 一种降低晶圆级胶键合气泡的深pad晶圆级制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114566436A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115863241A (zh) * | 2023-01-17 | 2023-03-28 | 吾拾微电子(苏州)有限公司 | 一种晶圆键合方法及键合结构 |
-
2022
- 2022-02-24 CN CN202210178297.5A patent/CN114566436A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115863241A (zh) * | 2023-01-17 | 2023-03-28 | 吾拾微电子(苏州)有限公司 | 一种晶圆键合方法及键合结构 |
| CN115863241B (zh) * | 2023-01-17 | 2023-07-25 | 吾拾微电子(苏州)有限公司 | 一种晶圆键合方法及键合结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103000649B (zh) | 一种cmos图像传感器封装结构及其制造方法 | |
| US8350377B2 (en) | Semiconductor device package structure and method for the same | |
| WO2017128567A1 (zh) | 双面扇出型晶圆级封装方法及封装结构 | |
| CN104465418B (zh) | 一种扇出晶圆级封装方法 | |
| US20090042336A1 (en) | Fabrication method of an organic substrate having embedded active-chips | |
| WO2017124670A1 (zh) | 一种扇出型芯片的封装方法及封装结构 | |
| WO2022012538A1 (zh) | 多芯片3d封装结构及其制作方法 | |
| CN109494182B (zh) | 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法 | |
| CN104103528A (zh) | 一种扇出型方片级半导体芯片封装工艺 | |
| CN114566436A (zh) | 一种降低晶圆级胶键合气泡的深pad晶圆级制备方法 | |
| CN100416802C (zh) | 晶片级封装方法及结构 | |
| US9613932B2 (en) | Integrated circuit package and method of making same | |
| CN111599743B (zh) | 复合式胶膜结合通孔玻璃载板结构生产晶圆的方法 | |
| CN109037082B (zh) | 封装结构及其形成方法 | |
| CN107871673B (zh) | 一种厚介质层薄膜多层封装基板制作方法 | |
| CN113327880B (zh) | 靶点芯片及其制作方法、芯片封装结构的制作方法 | |
| Morikawa et al. | A Novel Chiplet Integration Architecture Employing Pillar-Suspended Bridge with Polymer Fine-Via Interconnect | |
| CN113471160A (zh) | 芯片封装结构及其制作方法 | |
| CN114446918A (zh) | Mcm封装结构及其制作方法 | |
| CN108962772B (zh) | 封装结构及其形成方法 | |
| CN108962766B (zh) | 封装结构及其形成方法 | |
| TWI425580B (zh) | 製造半導體晶片封裝模組之方法 | |
| CN104103529A (zh) | 一种扇出型方片级半导体三维芯片封装工艺 | |
| CN205582933U (zh) | 双面扇出型晶圆级封装结构 | |
| Priyabadini et al. | An approach to produce a stack of photo definable polyimide based flat UTCPs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230620 Address after: Room 628, 1st Floor, Zone C, Building 24, Science and Technology Innovation Park, Gangwan 1, Jintang Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519080 (centralized office area) Applicant after: Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd. Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province Applicant before: XI'AN MICROELECTRONICS TECHNOLOGY INSTITUTE |
|
| TA01 | Transfer of patent application right |