CN109494182B - 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法 - Google Patents

一种用于半导体集成工艺中超薄半导体晶圆的拿持方法 Download PDF

Info

Publication number
CN109494182B
CN109494182B CN201811413696.5A CN201811413696A CN109494182B CN 109494182 B CN109494182 B CN 109494182B CN 201811413696 A CN201811413696 A CN 201811413696A CN 109494182 B CN109494182 B CN 109494182B
Authority
CN
China
Prior art keywords
temporary
semiconductor wafer
bonding
wafer
ultrathin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811413696.5A
Other languages
English (en)
Other versions
CN109494182A (zh
Inventor
戴家赟
吴立枢
王飞
郭怀新
陈堂胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Zhongdian Xingu High Frequency Device Industry Technology Research Institute Co ltd
Original Assignee
Nanjing Zhongdian Xingu High Frequency Device Industry Technology Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Zhongdian Xingu High Frequency Device Industry Technology Research Institute Co ltd filed Critical Nanjing Zhongdian Xingu High Frequency Device Industry Technology Research Institute Co ltd
Priority to CN201811413696.5A priority Critical patent/CN109494182B/zh
Publication of CN109494182A publication Critical patent/CN109494182A/zh
Priority to DE112019000220.1T priority patent/DE112019000220T5/de
Priority to PCT/CN2019/109969 priority patent/WO2020108097A1/zh
Application granted granted Critical
Publication of CN109494182B publication Critical patent/CN109494182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明公开了一种用于半导体集成工艺中超薄半导体晶圆的拿持方法，主要步骤有：1)在第一临时载片正面旋涂第一临时键合粘附剂；2)将超薄半导体晶圆与第一临时载片正面相对键合；3)在第二临时载片正面旋涂第二临时键合粘附剂；4)将超薄半导体晶圆背面与第二临时载片正面相对键合；5)将超薄半导体晶圆与第一临时载片分离；6)制备集成互连结构；7)进行键合集成工艺；8)将集成后的晶圆与第二载片分离。本发明通过两种不同软化温度的临时键合粘附剂以及两片临时载片的搭配使用，利用临时键合和解键合工艺，保证超薄半导体晶圆在传输、夹取、互连结构制作以及键合等三维集成工艺过程中均有临时载片支撑，有效降低集成工艺中裂片的风险。

Description

一种用于半导体集成工艺中超薄半导体晶圆的拿持方法
技术领域
本发明属于半导体工艺技术领域，具体涉及一种用于半导体集成工艺中超薄半导体晶圆的拿持方法。
背景技术
半导体芯片三维堆叠集成技术是后摩尔时代电子元器件进一步小型化、轻量化、多功能化和智能化的关键途径之一，通过将多种半导体器件或晶圆在垂直方向堆叠集成，能够在减小系统体积、减轻重量的同时，实现综合性能的提高。一般来说，待集成晶圆已经完成或大部分完成了正面和背面工艺，为了提高器件电路的电学性能、提高散热效率、减小封装体积等，需要将半导体晶圆减薄至100um以下甚至更低。随着晶圆厚度的降低，超薄半导体晶圆自身不再具有足够的强度来保持平整的状态，由于应力和自身重力的原因，超薄半导体晶圆极易发生变形和卷曲，在夹取、传片和工艺过程中容易碎裂。此外，半导体芯片特别是微波毫米波等芯片表面，分布中众多空气桥结构的布线，晶圆受到的应力及由此产生的大尺度形变容易导致空气桥结构发生断裂。
针对这一问题，需要开发一种高可靠、高效率的超薄半导体晶圆拿持方法，来满足半导体三维集成工艺中超薄半导体晶圆在传输、夹取、互连结构制作以及键合等三维集成工艺过程中的强度和可靠性要求，提高三维集成的成品率。
发明内容
本发明的目的在于提供一种用于半导体集成工艺中超薄半导体晶圆的拿持方法，解决超薄器件晶圆在半导体集成工艺中的传输、夹取、互连结构制作以及键合等三维集成工艺过程中的裂片问题，降低晶圆的破碎率，提高集成工艺的成品率。
实现本发明目的的技术解决方案为：一种用于半导体集成工艺中超薄半导体晶圆的拿持方法，包括以下步骤：
1)在第一临时载片正面旋涂第一临时键合粘附剂；
2)将超薄半导体晶圆与第一临时载片正面相对进行键合；
3)在第二临时载片正面旋涂第二临时键合粘附剂；
4)将粘附第一临时载片的超薄半导体晶圆背面与第二临时载片正面相对进行键合；
5)将超薄半导体晶圆与第一临时载片分离，并清洗超薄半导体晶圆正面；
6)制备集成互连结构；
7)进行键合集成工艺；
8)将集成后的超薄半导体晶圆与第二临时载片进行分离。
与现有技术相比，本发明的显著优点为：通过两种临时键合粘附剂及两片临时载片的配合使用，利用临时键合和解键合工艺，使得超薄半导体晶圆在传输、夹取、互连结构制作以及键合等三维集成工艺中均有载片支撑，且不会对芯片电路本身造成损坏，有利于降低集成工艺过程中裂片的风险，提高键合集成成品率。
附图说明
图1是超薄半导体器件晶圆示意图。
图2是在第一临时载片正面旋涂第一临时键合粘附剂示意图。
图3是将超薄半导体晶圆与第一临时载片正面相对键合示意图。
图4是在第二临时载片正面旋涂第二临时键合粘附剂示意图。
图5是将粘附第一临时载片的超薄半导体晶圆背面与第二临时载片正面相对键合示意图。
图6是将超薄半导体晶圆与第一临时载片分离示意图。
图7是在超薄半导体晶圆正面制备集成互连结构示意图。
图8是将超薄半导体晶圆与其他超薄半导体晶圆或芯片进行键合集成示意图。
图9是将集成结构与第二临时载片分离示意图。
具体实施方式
下面结合附图进一步描述本发明的技术方案。
一种用于半导体集成工艺中超薄半导体晶圆的拿持方法，包括以下步骤：
①对完成正面和背面工艺的超薄半导体晶圆1进行电学性能测试：对完成正面和背面工艺后的超薄半导体晶圆1进行在片直流电学测试和在片微波性能测试，统计出芯片成品率，标注好有问题的芯片位置，超薄半导体晶圆材料为Si、GaAs、GaN、SiC、InP材料的任意一种，厚度为200um以下，如图1所示。
②在第一临时载片2正面旋涂第一临时键合粘附剂3：在第一临时载片2正面旋涂适量的第一临时键合粘附剂3，选用的第一粘附剂3为光刻胶、HT10.10、Su 8、Prolift 100等常用临时键合胶中的一种，选用的第一临时载片2为蓝宝石、Si片、SiC片、AlN片材料的其中一种。根据需要的厚度将旋涂转速设置为1000-5000转/分钟，旋涂时间为30秒-1分钟，将涂好第一临时键合粘附剂3的第一临时载片2正面朝上放在热板上预烘烤，热板温度设置为110-150℃，时间为2-4分钟，如图2所示。
③将超薄半导体晶圆1与第一临时载片2正面相对进行键合：将超薄半导体晶圆1与第一临时载片2的正面贴合在一起，用键合机进行临时键合，键合温度设置在150-250℃，键合时间为15-60分钟，如图3所示。
④在第二临时载片4正面旋涂第二临时键合粘附剂5：在第二临时载片4正面旋涂临时键合粘附剂，根据需要的厚度将旋涂转速设置为1000-5000转/分钟，旋涂时间为30秒-1分钟，将涂好第二临时键合粘附剂5的第二临时载片4正面朝上放在热板上预烘烤，热板温度设置为110-150℃，时间为2-4分钟。第二临时载片4为蓝宝石、Si片、SiC片、AlN片材料的其中一种，为减小热失配，第二临时载片材料和第一临时载片材料相同，第二粘附剂5为光刻胶、HT10.10、Su 8、Prolift 100等常用临时键合胶中的一种，如图4所示。第一临时键合粘附剂分离温度小于第二临时键合粘附剂软化温度，第二临时键合粘附剂软化温度小于第一临时键合粘附剂失效温度，第二临时键合粘附剂分离温度小于器件和电路能承受的最高温度。
⑤将粘附第一临时载片2的超薄半导体晶圆1背面与第二临时载片4正面相对进行键合：将第二临时载片4正面与粘附第一临时载片2的超薄半导体晶圆4背面相对贴合在一起，用键合机进行键合，键合温度设置在150-250℃，键合时间为15-60分钟，如图5所示。
⑥将超薄半导体晶圆1与第一临时载片2分离，并清洗超薄半导体晶圆1正面：将带有第一、第二临时载片的超薄半导体晶圆1正面朝上放置在加热台上进行加热，加热温度为200-250℃，通过热滑动剥离法将超薄半导体晶圆1与第一临时载片2分离，并用去胶剂、丙酮、酒精等化学溶剂清洗超薄半导体晶圆1正面，如图6所示。
⑦制备集成互连结构：在粘附第二临时载片4的超薄半导体晶圆1正面制备凸点、焊盘等集成互连结构6，如图7所示。
⑧键合集成工艺：将制备好集成互连结构6的超薄半导体晶圆1与其他超薄半导体晶圆7或芯片8进行集成工艺，其他超薄半导体晶圆或芯片为Si、GaAs、GaN、SiC、InP等材料器件的任意一种或几种，如图8所示。
⑨将集成后的晶圆与第二载片进行分离：将键合集成完的晶圆结构正面朝下放置在加热台上进行加热，加热温度为200℃-300℃，通过热滑动剥离法将其与第二临时载片4分离，再用去胶剂、丙酮、酒精等化学溶剂清洗超薄半导体晶圆1，并再次进行后续集成和测试等工艺，如图9所示。
下面通过实施例对本发明内容做进一步说明。
实施例
一种用于半导体集成工艺中超薄半导体晶圆的拿持方法，包括以下步骤：
①将完成器件、电路制备的GaAs圆片减薄至100um后完成通孔刻蚀、电镀等背面工艺，再对100um厚的GaAs器件晶圆进行在片直流电学测试和在片微波性能测试，标注好有问题的芯片位置。
②采用第一蓝宝石片作为第一临时载片，在第一临时载片上旋涂10um厚的第一临时键合粘附剂HT10.10，旋涂转速为2000转/分钟，旋涂时间为60s，将涂好第一临时键合粘附剂的第一临时载片正面朝上放在热板上预烘烤，热板温度设置为110℃，时间为2分钟。
③将超薄GaAs晶圆与第一临时载片正面相对贴合在一起，用键合机在180℃下键合15分钟。
④采用第二蓝宝石片作为第二临时载片，在第二临时载片上旋涂10um厚的第二临时键合粘附剂Prolift 100，旋涂转速为2000转/分钟，旋涂时间为60s，将涂好第二临时键合粘附剂的第二临时载片正面朝上放在热板上预烘烤，热板温度设置为150℃，时间为2分钟。
⑤将粘附第一临时载片的超薄GaAs晶圆背面与第二临时载片正面相对贴合在一起，用键合机在200℃下键合15分钟。
⑥将带有第一临时载片、第二临时载片的超薄GaAs晶圆正面朝上放置在加热台上进行加热，加热温度为220℃，通过热滑动剥离法将超薄半导体晶圆与第一临时载片分离，并用去胶剂、丙酮、酒精清洗超薄GaAs晶圆正面。
⑦在粘附第二临时载片的超薄GaAs晶圆正面电镀5um厚的金属凸点。
⑧将超薄GaAs晶圆与Si CMOS芯片进行键合集成。
⑨将键合后的GaAs和CMOS晶圆结构正面朝下放置在加热台上进行加热，加热温度为250℃，通过热滑动剥离法将其与第二临时载片分离，再用去胶剂、丙酮、酒精清洗晶圆表面，并再次进行后续集成和测试等工艺。
经过以上步骤，就实现了用于半导体集成工艺中超薄半导体晶圆的拿持。

Claims (7)

1.一种用于半导体集成工艺中超薄半导体晶圆的拿持方法，其特征在于，包括以下步骤：
1)在第一临时载片正面旋涂第一临时键合粘附剂；
2)将厚度不大于200um的超薄半导体晶圆与第一临时载片正面相对进行键合；
3)在第二临时载片正面旋涂第二临时键合粘附剂；
4)将粘附第一临时载片的超薄半导体晶圆背面与第二临时载片正面相对进行键合；
5)将超薄半导体晶圆与第一临时载片分离，并清洗超薄半导体晶圆正面；
6)制备集成互连结构；
7)进行键合集成工艺；
8)将集成后的超薄半导体晶圆与第二临时载片进行分离；
第一临时键合粘附剂分离温度小于第二临时键合粘附剂软化温度，第二临时键合粘附剂软化温度小于第一临时键合粘附剂失效温度，第二临时键合粘附剂分离温度小于器件和电路能承受的最高温度。
2.根据权利要求1所述的用于半导体集成工艺中超薄半导体晶圆的拿持方法，其特征在于，步骤1)中，所述第一临时载片为蓝宝石、Si片、SiC片或AlN片，所述第一临时键合粘附剂为HT10.10、Su 8或Prolift 100。
3.根据权利要求1所述的用于半导体集成工艺中超薄半导体晶圆的拿持方法，其特征在于，步骤2)中，所述超薄半导体晶圆为Si、GaAs、GaN、SiC或InP。
4.根据权利要求1所述的用于半导体集成工艺中超薄半导体晶圆的拿持方法，其特征在于，步骤3)中，所述第二临时载片为蓝宝石、Si片、SiC片或AlN片，所述第二临时键合粘附剂为HT10.10、Su 8或Prolift 100。
5.根据权利要求4所述的用于半导体集成工艺中超薄半导体晶圆的拿持方法，其特征在于，第二临时载片材料和第一临时载片材料相同。
6.根据权利要求1所述的用于半导体集成工艺中超薄半导体晶圆的拿持方法，其特征在于，步骤6)中，所述集成互连结构为金属凸点或焊盘结构。
7.根据权利要求1或6所述的用于半导体集成工艺中超薄半导体晶圆的拿持方法，其特征在于，步骤7)中，将制备好集成互连结构的超薄半导体晶圆与其他超薄半导体晶圆或芯片进行键合集成工艺，其他超薄半导体晶圆或芯片为Si、GaAs、GaN、SiC、InP中的任意一种或几种。
CN201811413696.5A 2018-11-26 2018-11-26 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法 Active CN109494182B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811413696.5A CN109494182B (zh) 2018-11-26 2018-11-26 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法
DE112019000220.1T DE112019000220T5 (de) 2018-11-26 2019-10-08 Verfahren zum Halten eines ultradünnen Halbleiterwafers für einen Halbleiterintegrationsprozess
PCT/CN2019/109969 WO2020108097A1 (zh) 2018-11-26 2019-10-08 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811413696.5A CN109494182B (zh) 2018-11-26 2018-11-26 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法

Publications (2)

Publication Number Publication Date
CN109494182A CN109494182A (zh) 2019-03-19
CN109494182B true CN109494182B (zh) 2021-04-02

Family

ID=65697575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811413696.5A Active CN109494182B (zh) 2018-11-26 2018-11-26 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法

Country Status (3)

Country Link
CN (1) CN109494182B (zh)
DE (1) DE112019000220T5 (zh)
WO (1) WO2020108097A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494182B (zh) * 2018-11-26 2021-04-02 南京中电芯谷高频器件产业技术研究院有限公司 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法
CN111326467A (zh) * 2019-10-16 2020-06-23 中国电子科技集团公司第五十五研究所 一种柔性无机半导体薄膜及其制备方法
CN112259495A (zh) * 2020-10-22 2021-01-22 绍兴同芯成集成电路有限公司 一种晶圆印刷工艺
CN114628262A (zh) * 2020-12-10 2022-06-14 武汉新芯集成电路制造有限公司 半导体器件的制作方法
CN117936459A (zh) * 2022-10-17 2024-04-26 长鑫存储技术有限公司 半导体切割方法
CN115960577A (zh) * 2022-12-28 2023-04-14 芯钛科半导体设备(上海)有限公司 一种晶圆胶粘剂及其剥离方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1605502A1 (en) * 2004-06-08 2005-12-14 Interuniversitair Microelektronica Centrum Vzw Transfer method for the manufacturing of electronic devices
US9633939B2 (en) * 2015-02-23 2017-04-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
CN104979280B (zh) * 2015-05-19 2018-06-01 上海大学 用于硅通孔互连的碳纳米管簇转印方法
CN105280541A (zh) * 2015-09-16 2016-01-27 中国电子科技集团公司第五十五研究所 一种用于超薄半导体圆片的临时键合方法及去键合方法
CN109494182B (zh) * 2018-11-26 2021-04-02 南京中电芯谷高频器件产业技术研究院有限公司 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法

Also Published As

Publication number Publication date
WO2020108097A1 (zh) 2020-06-04
DE112019000220T5 (de) 2020-08-06
CN109494182A (zh) 2019-03-19

Similar Documents

Publication Publication Date Title
CN109494182B (zh) 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法
US8383460B1 (en) Method for fabricating through substrate vias in semiconductor substrate
US20080182363A1 (en) Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
US20120045611A1 (en) Composite Carrier Structure
CN102484100B (zh) 在晶片上接合芯片的方法
US20100197078A1 (en) Dicing film having shrinkage release film and method for manufacturing semiconductor package using the same.
CN105742198B (zh) 管芯接合器及其使用方法
WO2011090164A1 (ja) 半導体モジュールの製造方法
US9613932B2 (en) Integrated circuit package and method of making same
Pargfrieder et al. Temporary bonding and debonding enabling TSV formation and 3D integration for ultra-thin wafers
CN107107600A (zh) 设置便于组装的超小或超薄分立元件
US11222864B2 (en) Semiconductor wafer processing arrangement employing an adhesive sheet and method for processing a semiconductor wafer
US7297613B1 (en) Method of fabricating and integrating high quality decoupling capacitors
CN111599743B (zh) 复合式胶膜结合通孔玻璃载板结构生产晶圆的方法
JP3719921B2 (ja) 半導体装置及びその製造方法
CN109037082B (zh) 封装结构及其形成方法
CN108962766B (zh) 封装结构及其形成方法
CN107644843B (zh) 晶圆堆叠制作方法
CN108962772B (zh) 封装结构及其形成方法
JP2007281415A (ja) 接着シート
US7351608B1 (en) Method of precisely aligning components in flexible integrated circuit module
TWI425580B (zh) 製造半導體晶片封裝模組之方法
CN109698154B (zh) 芯片封装方法及芯片封装结构
CN116092949B (zh) 一种制作中介层的方法、中介层及芯片封装
KR20100093857A (ko) 가열부를 갖는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant