KR20100093857A - 가열부를 갖는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법 - Google Patents

가열부를 갖는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법 Download PDF

Info

Publication number
KR20100093857A
KR20100093857A KR1020090012971A KR20090012971A KR20100093857A KR 20100093857 A KR20100093857 A KR 20100093857A KR 1020090012971 A KR1020090012971 A KR 1020090012971A KR 20090012971 A KR20090012971 A KR 20090012971A KR 20100093857 A KR20100093857 A KR 20100093857A
Authority
KR
South Korea
Prior art keywords
die
adhesive tape
bonding
heating
stage
Prior art date
Application number
KR1020090012971A
Other languages
English (en)
Inventor
손종명
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020090012971A priority Critical patent/KR20100093857A/ko
Publication of KR20100093857A publication Critical patent/KR20100093857A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

가열부를 갖는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법에 관해 개시한다. 이를 위해 본 발명은, ① 하부에 다이 접착 테이프를 갖는 다이를 가열부 위에 놓고 가열하는 단계, ② 상기 다이를 상기 가열부로부터 분리된 본딩 스테이지(bonding stage) 상으로 이동시키는 단계, 및 ③ 가열된 상기 접착 테이프를 이용하여 상기 다이를 상기 본딩 스테이지 상의 패키지 기판 혹은 상기 본딩 스테이지 상의 와이어 본딩된 다이 위에 접착하는 단계를 포함하는 다이 본딩 방법을 제공한다.
다이 본딩 장치, 반도체 칩 접착, 접착 테이프

Description

가열부를 갖는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법{Die bonding equipment having a heating plate and die bonding method thereof}
본 발명은 반도체 패키지 제조공정에 사용되는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법에 관한 것으로, 더욱 상세하게는 가열부를 통해 다이 하부에 열을 공급하는 다이 본딩 장치 및 이를 사용한 다이 본딩 방법에 관한 것이다.
일반적으로 반도체 패키지 전반부(front process) 제조공정은, 웨이퍼 소잉(sawing) 공정, 다이 접착 공정(Die attach process), 와이어 본딩 공정, 몰딩 혹은 앤캡슐레이션(encapsulation) 공정으로 이루어진다.
반도체 다이 접착 공정은, 다이아몬드 블레이드(diamond blade)를 사용하여 개별 반도체 칩으로 분리가 완료된 다이를 웨이퍼로부터 떼어내어 에폭시 혹은 다이 접착 필름과 같은 접착수단을 사용하여 리드프레임(leadframe) 혹은 인쇄회로기판(PCB)과 같은 반도체 패키지의 기본 프레임(base frame)에 부착하는 공정을 가리킨다.
한편, 반도체 패키지는 소형화 및 경박 단소화를 추구하는 전자제품의 개발 추세에 따라, 그 크기 및 두께가 점차 작아지고 있으며, 필요시 복수개의 반도체 칩을 하나의 리드프레임 혹은 인쇄회로기판 위에 부착하는 적층형 반도체 패키지(stacked package)의 사용이 일반화되고 있다. 이에 따라 반도체 칩의 두께 역시 점차 얇아지기 때문에 반도체 칩 접착 공정에서는 반도체 칩에 가해지는 손상을 최소화시킬 수 있는 새로운 기술이 요구되고 있다.
현재 다이 접착을 위해 종래의 액상 에폭시 접착제(liquid epoxy)가 아닌 접착 테이프를 사용하는데, 이런 종류의 테이프는 일정 온도 이상이 되면 점도가 급격히 낮아지게 되어 리드프레임 혹은 인쇄회로기판에로의 원활한 접착이 가능하다. 또한 적층 패키지(stack package)에서 와이어 본딩이 완료된 다이 위에 새로운 다이를 적층(stack)하여야 하는 경우, 기 연결된 와이어 손상을 막기 위해 투과형(penetration type)의 접착 테이프를 사용하게 된다. 이러한 종류의 접착 테이프는 일정 온도 이상이 되면 점도가 급격히 낮아지게 되어 다이 본딩시 기 연결된 와이어에 손상을 최소화 할 수 있는 특성을 갖는다.
통상적으로 접착 테이프는 본딩 스테이지 상에서, 본딩 스테이지 내부에 마련된 가열장치에 의해, 인쇄 회로 기판(printed circuit board) 또는 리드프레임(lead frame)과 같이 가열된다. 이 때 상기 가열장치의 높은 온도로 인해 인쇄기판 내지 리드프레임에 휨(warpage)을 유발하여 작업성 저하 및 품질 불량을 유발하게 된다. 나아가, 다이의 적층(stack)이 증가될수록 다이에 접착되어야 하는 와이어에 공급받는 열이 적어지게 되어, 다이 본딩시 와이어 손상(wire damage) 발생 확률이 높아지게 되는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는, 본딩 스테이지의 높은 열 공급으로 인해 인쇄회로기판 혹은 리드프레임에 발생할 수 있는 휨을 방지하고, 다이 적층시 발생할 수 있는 와이어 손상을 방지할 수 있는 다이 본딩 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 다이 본딩 장치를 이용한 다이 본딩 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명의 일 태양에 의한 다이 본딩 장치가 제공된다. 상기 다이 본딩 장치는, ① 하부에 다이 접착 테이프가 부착된 적어도 하나의 다이가 놓이는 픽업 스테이지(pick-up stage), ② 상기 픽업 스테이지로부터 상기 다이를 픽업하여 이동시키는 콜렛(collet), ③ 상기 콜렛에 의하여 이 동된 상기 다이가 위치되고, 상기 다이의 하부에 부착된 상기 다이 접착 테이프를 가열하는 가열부(heating plate), 및 ④ 상기 다이가 상기 콜렛에 의하여 상기 가열부로부터 이동되어, 상기 가열된 접착 테이프를, 패키지 기판에 접착하거나, 와이어 본딩된 다이 위에 접착하는 본딩 스테이지(bonding stage)를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일태양에 따른 다이 본딩 방법이 제공된다. 상기 다이 본딩 방법은, ① 하부에 다이 접착 테이프를 갖는 다이를 가열부 위에 놓고 가열하는 단계, ② 상기 다이를 상기 가열부로부터 분리된 본딩 스테이지(bonding stage) 상으로 이동시키는 단계, 및 ③ 가열된 상기 접착 테이프를 이용하여 상기 다이를 상기 본딩 스테이지 상의, 패키지 기판 위 혹은 와이어 본딩된 다이 위에 접착하는 단계를 포함한다.
상기 다이 본딩 방법의 일 예에 의하면, 상기 가열하는 단계에서 상기 가열부의 온도는 100℃ 내지 200℃ 범위로 유지될 수 있다.
상기 다이 본딩 방법의 다른 예에 의하면, 상기 가열하는 단계에서 상기 가열부와 상기 다이 접착 테이프의 간격은 1mm 내지 5mm 범위로 유지될 수 있다.
상기 다이 본딩 방법의 다른 예에 의하면, 상기 접착하는 단계는 상기 본딩 스테이지를 상기 가열부보다 낮은 온도로 가열하면서 수행하는 것을 특징으로 할 수 있다.
따라서 본 발명의 실시예들을 따르면, 본딩 스테이지(bonding stage)에서 직접 다이 하부에 부착된 접착 테이프에 열을 공급하는 것이 아니고, 추가로 가열부 를 두고 상기 접착 테이프에 열을 공급한다. 이로 인해 본딩 스테이지 내부의 가열장치에서의 온도를 리드프레임 혹은 인쇄회로기판에 손상이 가지 않을 정도로 낮게 유지하더라도, 접착 테이프에 충분한 열 공급이 가능하게 된다. 따라서 다이 본딩 직전 다이 하부에 부착된 접착 테이프를 상기 가열부로 가열하여 접착성을 높이거나 원하는 만큼의 충분한 점도로 낮추어 다이 본딩을 진행할 수 있어, 반도체 적층에 따른 기 본딩 와이어의 손상 위험을 줄일 수 있다.
뿐만 아니라, 본딩 스테이지의 온도가 높아 인쇄회로기판의 휨(warpage) 현상이 발생하는 문제 및 테이프 보이드(Tape Void) 발생과 같은 문제를 해결하여 안정적인 다이 본딩 품질(Die Bonding Quality)을 확보할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있 다. 또한, 본 명세서에서 사용되는 경우 “포함한다(comprise)” 및/또는 “포함하는(comprising)”은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 “및/또는”은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되지 않음은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일 실시예에 의한 다이 본딩 장치(100)를 설명하기 위한 단면도이다.
도 1을 참조하면, 다이 본딩 장치(100)는 픽업 스테이지(102), 콜릿(110), 및 가열부(112)를 포함 할 수 있다. 하부에 접착 테이프가 부착된 적어도 하나의 다이(104)는 픽업 스테이지(102) 상에 놓일 수 있다. 콜렛(110)은 상기 픽업 스테이지(102)로부터 상기 다이(104)를 픽업하여 이동시키는 기능을 수행 할 수 있다. 상기 콜렛(110)에 의하여 이동된 다이(108)는 가열부(112) 위에 위치되고, 상기 다이(108)의 하부에 부착된 다이 접착 테이프(106)는 가열부에 의해서 가열된다.
선택적으로, 상기 다이 본딩 장치(100)는, 상기 다이(108)가 상기 콜렛(110)에 의하여 상기 가열부(112)로부터 이동되어, 상기 가열된 접착 테이프(106)를, 패키지 기판(116)에 접착하는 본딩 스테이지(114)를 더 포함할 수 있다.
상기 다이(104)는 웨이퍼로부처 분리된 하나 또는 그 이상의 반도체 칩을 포함 할 수 있다. 상기 패키지 기판(116)은 인쇄회로기판 또는 리드프레임을 포함할 수 있다.
도 2는 도 1의 다이 본딩 장치(100)를 이용한 다이 스택 방법을 보여준다.
도 2를 참조하면, 다이(108)는 패키지 기판(116) 상의 다른 다이(218) 위에 스택(stack)될 수 있다. 와이어(220)는 다이(218)와 패키지 기판(116)을 본딩한다.
전술한 실시예들에서, 다이(108)는, 접착 테이프(106)와 가열부(112)의 간격을 1mm 내지 5mm로 유지한 채, 100℃ 내지 200℃ 의 온도로 가열된 가열부(112) 상으로 공급될 수 있다.
이에 따라 본딩 스테이지(114)의 온도를 패키지 기판(116)의 휨(warpage)을 최소화 할 수 있는 온도로 유지하고, 다이(108)를 접착하기 위해 필요한 열은 본딩 스테이지(114) 앞단에 구비 된 상기 가열부(112)로부터 공급받을 수 있으므로 안정적인 다이 본딩 품질(die bonding quality)을 확보 할 수 있다.
도 3은 본 발명의 일 실시예에 의한 다이 본딩 장치 내부의 가열부를 설명하기 위한 단면도이다.
도 3을 참조하면, 가열부(112) 위에 콜렛(110)을 통해 접착 테이프(106)가 부착된 다이(108)가 위치된 단면을 보여준다. 접착 테이프(106)의 점도를 낮추어 패키지 기판(도 1의 116)으로의 다이 접착(Die attach)이 용이하도록 가열부(112)를 100℃ 이상의 온도로 유지하고, 상기 가열부(112)와 접착 테이프(106)의 간격을 5mm 이내로 유지할 수 있다.
가열부(112)의 온도가 너무 높거나, 가열부(112)와 접착 테이프(106)의 간격이 너무 좁을 경우 접착 테이프(106)의 온도가 너무 높아져서 부착될 패키지 기판(도 1의 116)과 와이어 본딩된 다이(도 2의 218)에 손상을 가할 염려가 있고, 높은 온도로 인해 접착 테이프(106)의 점도가 너무 낮아져 이동 중 접착 테이프(106)가 떨어질 염려가 있다. 따라서 가열부(112)의 온도를 200℃ 이하의 온도로 유지하고, 가열부(112)와 접착 테이프(106)의 간격을 1mm 이상으로 유지할 수 있다.
도 4는 본 발명의 다른 실시예에 의한 다이 본딩 장치 내부의 본딩 스테이지를 설명하기 위한 단면도이다.
도 4를 참조하면, 본딩 스테이지(352) 위에 패키지 기판(354)이 위치되고, 제1 접착 테이프(358)를 갖는 제1 다이(360)가 로딩(loading)된다. 패키지 기판(354)과 제1 다이(360)가 와이어(356)에 의해 본딩되어 있다. 와이어(356)를 투과하는 제2 접착 테이프(362)를 통해 제2 다이(364)가 제1 다이(360) 상에 적층된다.
제1 다이(360) 위에 제2 다이(364)를 적층하는 경우, 가열부(도1의 112)를 통해 직접 제2 접착 테이프(362)를 가열함으로써 제2 접착 테이프(362)에 충분한 열이 공급 되어 점도를 충분히 낮출 수 있다. 따라서 본딩 스테이지(352)의 온도를 패키지 기판(354)에 손상이 가지 않을 정도로 낮게 유지하더라도, 기 연결된 와이어(356)의 손상 없이 제2 다이(364)를 적층 할 수 있다.
이 경우, 가열부(도1의 112)에서 제2 접착 테이프(362)를 가열하여 점도를 낮춘다. 본딩 스테이지(352)를 가열부(도1의 112) 보다 낮은 온도로 가열한 채, 제1 다이(360) 위에 제2 다이(364)를 적층할 수 있다.
도 5는 본 발명의 일 실시예에 의한 다이 하부의 접착 테이프에 열을 공급하는 다이 본딩 방법(400)을 설명하기 위한 순서도이다.
도 5를 참조하면, 하부에 다이 접착 테이프가 부착된 적어도 하나의 다이가 놓이는 픽업 스테이지(pick-up stage)로부터 상기 다이를 픽업하여 이동시킨다(S402). 이어서 상기 이동된 다이가 가열부(heating plate)에 위치되고, 상기 다이의 하부에 부착된 상기 다이 접착 테이프를 가열한다(S404). 이후 상기 다이가 상기 콜렛에 의하여 상기 가열부로부터 이동된다(S406). 그리고 가열된 접착 테이프를 패키지 기판(도 1의 116)에 부착(S408)하거나, 또는 와이어 본딩된 다이(도 2의 220)에 부착(S410)할 수 있다.
따라서 다이 하부에 부착된 접착 테이프에 열을 공급하기 때문에 본딩 스테 이지의 온도가 높아 패키지 기판의 휨(warpage) 현상이 증가하는 문제, 반도체 적층 증가에 따른 기 본딩 와이어 손상의 증가 문제, 테이프 보이드(Tape Void) 발생과 같은 품질 문제를 해결하여 안정적인 다이 본딩 품질을 확보할 수 있다.
본 발명을 명확하게 이해시키기 위해 첨부한 도면의 각 부위의 형상은 예시적인 것으로 이해하여야 한다. 도시된 형상 외의 다양한 형상으로 변형될 수 있음에 주의하여야 할 것이다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백하다.
도 1은 본 발명의 일 실시예에 의한 다이 하부의 접착 테이프에 열을 공급할 수 있는 구조를 갖는 다이 본딩 장치를 설명하기 위한 단면도이다.
도 2는 본 발명의 다른 실시예에 의한 다이 하부의 접착 테이프에 열을 공급할 수 있는 구조를 갖는 다이 본딩 장치를 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 의한 다이 본딩 장치 내부의 가열부를 설명하기 위한 단면도이다.
도 4는 본 발명의 일 실시예에 의한 다이 본딩 장치 내부의 다이 본딩 스테
이지를 설명하기 위한 단면도이다
도 5는 본 발명의 일 실시예에 의한 다이 하부의 접착 테이프에 열을 공급하
는 다이 본딩 방법을 설명하기 위한 순서도이다.
<도면의 주요부분에 대한 설명>
100 : 다이 본딩 장치 102 : 픽업 스테이지(pick-up stage)
104 : 접착 테이프가 부탁된 다이 106 : 접착 테이프
108 : 다이 110 : 콜렛(collet)
112 : 가열부 114 : 본딩 스테이지(bonding stage)
116 : 패키지 기판
218 : 제1 다이 220 : 도전성 와이어
352 : 본딩 스테이지(bonding stage) 354 : 패키지 기판
356 : 도전성 와이어 358 : 제1 접착 테이프
360 : 제1 다이 362 : 제2 접착 테이프
364 : 제2 다이

Claims (6)

  1. 하부에 다이 접착 테이프를 갖는 다이를 가열부 위에 놓고 가열하는 단계;
    상기 다이를 상기 가열부로부터 분리된 본딩 스테이지(bonding stage) 상으로 이동시키는 단계; 및
    가열된 상기 접착 테이프를 이용하여 상기 다이를 상기 본딩 스테이지 상의 패키지 기판 상에 접착하는 단계;를 포함하는 반도체 패키징 공정의 다이 본딩 방법.
  2. 하부에 다이 접착 테이프를 갖는 다이를 가열부 위에 놓고 가열하는 단계;
    상기 다이를 상기 가열부로부터 분리된 본딩 스테이지(bonding stage) 상으로 이동시키는 단계; 및
    가열된 상기 접착 테이프를 이용하여 상기 다이를 상기 본딩 스테이지 상의 와이어 본딩된 다이 위에 접착하는 단계;를 포함하는 반도체 패키징 공정의 다이 본딩 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 가열하는 단계에서 상기 가열부의 온도는 100℃ 내지 200℃ 범위로 유지되는 것을 특징으로 하는 다이 본딩 방법
  4. 제 3항에 있어서, 상기 가열하는 단계에서 상기 가열부와 상기 다이 접착 테 이프의 간격은 1mm 내지 5mm 범위로 유지되는 것을 특징으로 하는 다이 본딩 방법
  5. 제 1항 또는 제 2항에 있어서,
    상기 접착하는 단계는, 상기 본딩 스테이지를 상기 가열부보다 낮은 온도로 가열하면서 수행하는 것을 특징으로 하는 다이 본딩 방법
  6. 하부에 다이 접착 테이프가 부착된 적어도 하나의 다이가 놓이는 픽업 스테이지(pick-up stage);
    상기 픽업 스테이지로부터 상기 다이를 픽업하여 이동시키는 콜렛(collet);
    상기 콜렛에 의하여 이동된 상기 다이가 위치되고, 상기 다이의 하부에 부착된 상기 다이 접착 테이프를 가열하는 가열부(heating plate); 및
    상기 다이가 상기 콜렛에 의하여 상기 가열부로부터 이동되어, 상기 가열된 접착 테이프를, 패키지 기판에 접착하거나, 와이어 본딩된 다이 위에 접착하는 본딩 스테이지(bonding stage);를 포함하는 다이 본딩 장치.
KR1020090012971A 2009-02-17 2009-02-17 가열부를 갖는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법 KR20100093857A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090012971A KR20100093857A (ko) 2009-02-17 2009-02-17 가열부를 갖는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090012971A KR20100093857A (ko) 2009-02-17 2009-02-17 가열부를 갖는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법

Publications (1)

Publication Number Publication Date
KR20100093857A true KR20100093857A (ko) 2010-08-26

Family

ID=42758113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090012971A KR20100093857A (ko) 2009-02-17 2009-02-17 가열부를 갖는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법

Country Status (1)

Country Link
KR (1) KR20100093857A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109526345A (zh) * 2018-12-29 2019-03-29 江西师范大学 智能盆栽养护系统
US10475764B2 (en) 2014-12-26 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Die bonder and methods of using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475764B2 (en) 2014-12-26 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Die bonder and methods of using the same
US10950572B2 (en) 2014-12-26 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Die bonder and methods of using the same
US10964663B2 (en) 2014-12-26 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Die bonder and methods of using the same
CN109526345A (zh) * 2018-12-29 2019-03-29 江西师范大学 智能盆栽养护系统

Similar Documents

Publication Publication Date Title
KR100609806B1 (ko) 반도체 장치의 제조 방법
KR100796884B1 (ko) 적층형 반도체 장치의 제조 방법 및 적층형 전자 부품의제조 방법
TWI575670B (zh) 包括一用於嵌入及／或間隔半導體晶粒之獨立薄膜層之半導體裝置
US9136231B2 (en) Carrier-free land grid array IC chip package and preparation method thereof
US20180082858A1 (en) Carrier ultra thin substrate
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
WO2012068762A1 (zh) Sip系统集成级ic芯片封装件及其制作方法
CN109494182B (zh) 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法
TWI395316B (zh) 多晶片模組封裝件
CN109023277B (zh) 一种bga封装电子产品的磁控溅射方法
KR20100093857A (ko) 가열부를 갖는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법
JP2006278519A (ja) 積層型半導体装置の製造方法
JP5333056B2 (ja) 半導体装置の製造方法
JP2005123609A (ja) ダイボンダー設備及びこれを用いた半導体チップ付着方法
US20130032270A1 (en) Thermal compression bonding with separate bond heads
TW202002109A (zh) 半導體裝置製造方法
JP4774999B2 (ja) 半導体装置の製造方法
US7498202B2 (en) Method for die attaching
US8900926B2 (en) Chip package method
KR102602153B1 (ko) Rdl 형성 공정용 양면 접착 테이프, 이를 포함하는 적층체 및 이를 이용한 팬-아웃 패키지 제작 공정
CN101373721B (zh) 集成电路结构的制造方法及内插板晶片的处理方法
WO2020162412A1 (ja) フィルム状接着剤、接着シート、及び半導体装置
JP2021170634A (ja) 半導体部品取付け装備
US6680221B2 (en) Bare chip mounting method and bare chip mounting system
EP2636712A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application