CN110491787B - 湿法干法叠加套刻加工不同深度芯片槽的方法及装置 - Google Patents

湿法干法叠加套刻加工不同深度芯片槽的方法及装置 Download PDF

Info

Publication number
CN110491787B
CN110491787B CN201910773935.6A CN201910773935A CN110491787B CN 110491787 B CN110491787 B CN 110491787B CN 201910773935 A CN201910773935 A CN 201910773935A CN 110491787 B CN110491787 B CN 110491787B
Authority
CN
China
Prior art keywords
wet
groove
etching
chip
dry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910773935.6A
Other languages
English (en)
Other versions
CN110491787A (zh
Inventor
杨晓
陶宇骁
张成瑞
周亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN201910773935.6A priority Critical patent/CN110491787B/zh
Publication of CN110491787A publication Critical patent/CN110491787A/zh
Application granted granted Critical
Publication of CN110491787B publication Critical patent/CN110491787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Weting (AREA)

Abstract

本发明湿法干法叠加套刻加工不同深度芯片槽的方法及装置，包括如下步骤：步骤1，在衬底上制备保护膜；步骤2，利用湿法刻蚀，形成湿法槽；步骤3，利用干法刻蚀湿法槽，将湿法槽加工成芯片槽。与现有技术相比，本发明具有如下的有益效果：解决了湿法刻蚀中误刻过刻和芯片槽过大定位困难等问题。同时还解决了干法刻蚀芯片槽与芯片中间缝隙过小，导致导电银浆加热时，介质层产生气泡的问题。本发明极大地简化了晶圆级异质集成封装工艺。

Description

湿法干法叠加套刻加工不同深度芯片槽的方法及装置
技术领域
本发明涉及晶圆级异质集成封装工艺，特别是一种湿法干法叠加套刻加工不同深度芯片槽的方法及装置。
背景技术
晶圆级封装是直接在晶圆上对芯片和无源器件进行封装集成和再布线，可以直接利用微纳工艺设备，一次性集成上百个甚至更多的芯片，大幅度提高了封装效率、降低了成本，是实现系统级封装的重要方式。
干法刻蚀是利用反应气体辉光放电后形成的等离子体(分子、离子、以及混合集团)进行刻蚀，有选择性好，各向异性好控制精确等优点。反应离子刻蚀属于干法刻蚀的一种，在上电极与下电极之间施加高频电压，产生数百微米厚的活化等离子层，等离子体高速撞击硅表面而完成化学反应刻蚀。因此反应离子刻蚀为物理性的离子轰击和硅片表面化学反应相结合的刻蚀形式，其中自由基反应各向同性刻蚀，高能离子轰击各向异性刻蚀。ICP干法刻蚀属于反应离子刻蚀中的新技术。增加侧壁钝化步骤，沉积与刻蚀交替进行，各向异性刻蚀效果好，能刻蚀出高深宽比的形貌。
晶圆级异质集成封装工艺采用的基本结构是金属-介质-金属，如图1所示，首先刻蚀SiO2薄膜101开窗，以开窗为掩膜在硅基衬底102中刻蚀出芯片槽(腔体)，在埋置芯片前镀上一层金属地103，然后MMIC芯片105和106埋置于芯片槽(腔体)中，芯片槽中用导电银浆104填充，确保定位和固定芯片，在表面涂覆介质层107，最后电镀金属布线或集成无源器件109，其中金属通孔108包括再金属布线中，用于埋置芯片和介质表层布线或无源器件之间的互连。该基本结构在晶圆级异质集成封装中广泛采用，可以扩展至多层，集成优势突出；然而在实验中发现，在多芯片系统封装工艺中，湿法连续刻蚀不同深度槽步骤较为复杂，难度较大，且因湿法刻蚀芯片槽的机理是化学腐蚀，槽侧边与硅片表面成54.74°的夹角(如图1)，湿法槽的深度与芯片厚度不能很好匹配，埋置多个芯片时较难做到芯片居于中心。在后续工艺中介质中，过孔不能很好与芯片引脚对齐。另外，长时间湿法刻蚀过程中，会导致硅基表面沉积的保护膜掩模脱落，造成误刻蚀。特别是当系统中芯片厚度为150um以上时，或者存在两种及以上厚度的芯片时，需进行长时间湿法刻蚀或者反复刻蚀，显著加剧了误刻现象。体硅误刻会导致介质层上方金属层塌陷，从而影响芯片互连的电性能。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种解决上述技术问题的湿法干法叠加套刻加工不同深度芯片槽的方法及装置。
为了解决上述技术问题，本发明湿法干法叠加套刻加工不同深度芯片槽的方法，包括如下步骤：
步骤1，在衬底上制备保护膜；
步骤2，利用湿法刻蚀，形成湿法槽；
步骤3，利用干法刻蚀湿法槽，将湿法槽加工成芯片槽。
优选地，步骤2包括：
步骤2.1，在保护膜上旋涂光刻胶；
步骤2.2，制备湿法槽开窗图案；
步骤2.3，刻蚀保护膜并去除光刻胶；
步骤2.4，进行湿法刻蚀，形成湿法槽。
优选地，步骤3包括：
步骤3.1，在保护膜上旋涂光刻胶；
步骤3.2，制备干法槽图案；
步骤3.3，干法刻蚀湿法槽，形成芯片槽。
优选地，步骤2.4中，以保护膜为掩膜，通过氢氧化钾溶液进行腐蚀，刻蚀出湿法槽。
优选地，湿法槽的深度为50微米。
优选地，步骤3.3包括：
步骤3.3.1，以光刻胶为掩膜，通过干法刻蚀湿法槽；
步骤3.3.2，进行分步遮挡刻蚀，形成芯片槽。
优选地，步骤3.3.1中，通过电感耦合等离子体干法刻蚀湿法槽。
优选地，步骤3.3.2中，通过无尘胶带遮挡湿法槽进行分步遮挡刻蚀。
优选地，保护膜为Si3N4薄膜。
一种装置，装置由湿法干法叠加套刻加工不同深度芯片槽的方法制备而成。
与现有技术相比，本发明具有如下的有益效果：解决了湿法刻蚀中误刻过刻和芯片槽过大定位困难等问题。同时还解决了干法刻蚀芯片槽与芯片中间缝隙过小，导致导电银浆加热时，介质层产生气泡的问题。本发明极大地简化了晶圆级异质集成封装工艺。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1是传统的晶圆级MCM封装的基本结构；
图2是使用采用本发明后改善的晶圆级MCM封装的基本结构；
图3(a)-图3(l)是采用本发明方法的主要工艺流程图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
针对长时间湿法刻蚀导致体硅被误刻蚀，以及后续工艺中对齐标记模糊不清甚至芯片槽不能使用的问题；针对多芯片系统，芯片不能很好的埋置于湿法刻蚀的芯片槽中心，后续工艺介质层开孔很难有效对齐芯片引脚的问题。本发明提出先湿法刻蚀一个距离芯片边缘140um的同比例外廓槽，深50um；在湿法槽的槽底进行进一步的干法刻蚀，图形为距离芯片边缘15um的同比例外廓。从而降低了后续工艺埋置芯片的难度，保证了芯片厚度与芯片槽深度准确对应，保证了介质层开孔准确对齐于每一块芯片的引脚。
具体工艺步骤为：
(1)在硅片上制备保护膜作为后续工艺的掩模；
(2)在硅基上旋涂光刻胶；
(3)硅片置于热板上前烘，然后光刻、显影，制备湿法槽开窗图案；
(4)刻蚀保护膜掩模，去除光刻胶；
(5)湿法刻蚀至第一深度；
(6)清洗后再次旋涂光刻胶于晶圆表面；
(7)硅片置于热板上前烘，随后光刻、显影，制备干法槽图案；
(8)干法刻蚀，相对浅的芯片槽达到预定深度，用无尘胶带遮挡，继续刻蚀更深的芯片槽，做到每个芯片与每个芯片槽一一对应。
实施例
如图2、图3(a)-图3(l)所示，本发明湿法干法叠加套刻加工不同深度芯片槽的方法，包括如下步骤：
(a)以双抛高阻圆硅片202作为衬底，清洁后使用，如图3(a)所示；
(b)通过PECVD工艺，在硅片双面制备Si3N4薄膜201，如图3(b)所示；
(c)硅片工作面旋涂10.5um的光刻胶，显影出芯片湿法槽开窗图形，如图3(c)所示；
(d)以光刻胶为掩膜，在Si3N4薄膜上干刻开窗，用丙酮去除光刻胶，如图3(d)所示；
(e)以Si3N4薄膜为掩膜，将硅片放进氢氧化钾溶液中进行腐蚀，刻蚀出50um深度的芯片槽，如图3(e)所示；
(f)硅片工作面旋涂15um的光刻胶，显影出芯片干法槽开窗图形，遮挡对齐标记，如图3(f)所示；
(g)以光刻胶为掩膜，ICP干法刻蚀对应较薄芯片的深度，如图3(g)所示；
(h)无尘胶带遮挡浅槽，继续干法刻蚀对应芯片的深度，分步遮挡刻蚀，直至所有需要的芯片槽深度达到预值，如图3(h)所示；
(i)在工作面溅射Cr/Cu种子层，旋涂10um的光刻胶，光刻显影得到金属地层图形，以光刻胶为掩膜电镀金属铜地层203，去除光刻胶，如图3(i)所示；
(j)贴放芯片(205、206)，先用导电银浆固定芯片在槽的中心；调整高度和硅片表面齐平，将硅片放于热板上对导电银浆204进行软固化；如图3(j)所示；
(k)旋涂一层大约12um的BCB(207、208)，前烘，BCB曝光显影，硬固化BCB，刻蚀残留的BCB，如图3(k)所示；
(l)在BCB面上溅射Cr/Cu种子层209，旋涂光刻胶，光刻显影得到金属层图形，以光刻胶为掩膜电镀金属铜层，去光刻胶，制作完成BCB表面金属布线及地层，如图3(l)所示。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (7)

1.一种湿法干法叠加套刻加工不同深度芯片槽的方法，其特征在于，包括如下步骤：
步骤1，在衬底上制备保护膜；
步骤2，利用湿法刻蚀，形成湿法槽；
步骤3，利用干法刻蚀湿法槽，将湿法槽加工成芯片槽；
步骤2包括：
步骤2.1，在保护膜上旋涂光刻胶；
步骤2.2，显影出芯片湿法槽开窗图形，制备湿法槽开窗图案；
步骤2.3，以光刻胶为掩膜，刻蚀保护膜并去除光刻胶；
步骤2.4，以保护膜为掩膜，进行湿法刻蚀，形成湿法槽，所述湿法槽为距离芯片边缘140um的同比例外廓槽，深50um；
步骤3包括：
步骤3.1，在保护膜上旋涂光刻胶；
步骤3.2，显影出芯片干法槽开窗图形，制备干法槽图案；
步骤3.3，干法刻蚀湿法槽，形成芯片槽，所述干法刻蚀的图形为距离芯片15um的同比例外廓；
步骤3.3包括：
步骤3.3.1，以光刻胶为掩膜，通过干法刻蚀湿法槽；
步骤3.3.2，进行分步遮挡刻蚀，形成芯片槽。
2.根据权利要求1所述的湿法干法叠加套刻加工不同深度芯片槽的方法，其特征在于，步骤2.4中，以保护膜为掩膜，通过氢氧化钾溶液进行腐蚀，刻蚀出湿法槽。
3.根据权利要求2所述的湿法干法叠加套刻加工不同深度芯片槽的方法，其特征在于，湿法槽的深度为50微米。
4.根据权利要求1所述的湿法干法叠加套刻加工不同深度芯片槽的方法，其特征在于，步骤3.3.1中，通过电感耦合等离子体干法刻蚀湿法槽。
5.根据权利要求1所述的湿法干法叠加套刻加工不同深度芯片槽的方法，其特征在于，步骤3.3.2中，通过无尘胶带遮挡湿法槽进行分步遮挡刻蚀。
6.根据权利要求1所述的湿法干法叠加套刻加工不同深度芯片槽的方法，其特征在于，保护膜为Si3N4薄膜。
7.一种湿法干法叠加套刻加工不同深度芯片槽的装置，其特征在于，装置由权利要求1至6任意一项权利要求所述的湿法干法叠加套刻加工不同深度芯片槽的方法制备而成。
CN201910773935.6A 2019-08-21 2019-08-21 湿法干法叠加套刻加工不同深度芯片槽的方法及装置 Active CN110491787B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910773935.6A CN110491787B (zh) 2019-08-21 2019-08-21 湿法干法叠加套刻加工不同深度芯片槽的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910773935.6A CN110491787B (zh) 2019-08-21 2019-08-21 湿法干法叠加套刻加工不同深度芯片槽的方法及装置

Publications (2)

Publication Number Publication Date
CN110491787A CN110491787A (zh) 2019-11-22
CN110491787B true CN110491787B (zh) 2021-12-10

Family

ID=68552502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910773935.6A Active CN110491787B (zh) 2019-08-21 2019-08-21 湿法干法叠加套刻加工不同深度芯片槽的方法及装置

Country Status (1)

Country Link
CN (1) CN110491787B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613539B (zh) * 2020-05-22 2024-02-06 上海交通大学 晶圆级三维异质集成器件的多层制备方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082847A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 기판의 내장홈 형성방법
CN105374747A (zh) * 2015-12-16 2016-03-02 华进半导体封装先导技术研发中心有限公司 晶圆上刻蚀不同深度tsv孔的工艺方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060014322A1 (en) * 2002-07-11 2006-01-19 Craig Gordon S Methods and apparatuses relating to block configurations and fluidic self-assembly processes
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082847A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 기판의 내장홈 형성방법
CN105374747A (zh) * 2015-12-16 2016-03-02 华进半导体封装先导技术研发中心有限公司 晶圆上刻蚀不同深度tsv孔的工艺方法

Also Published As

Publication number Publication date
CN110491787A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
CN103745936B (zh) 扇出型方片级封装的制作方法
TWI770051B (zh) 在半導體中的積體電路（ｉｃ）結構、使用於半導體的方法及製造互連件的方法
CN111689460B (zh) 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
CN103887231B (zh) 用于tsv背面漏孔及介质层与tsv的自对准工艺
WO2010002736A2 (en) Methods for fabricating line/space routing between c4 pads
CN104157580A (zh) 基于铝阳极氧化技术的埋置芯片互连封装方法及结构
CN103377984A (zh) 硅通孔背面导通的制造工艺方法
CN110491787B (zh) 湿法干法叠加套刻加工不同深度芯片槽的方法及装置
CN113410175B (zh) 一种tsv导电通孔结构制备方法
CN104516194A (zh) 图形化光刻胶层的形成方法、晶圆级芯片封装方法
CN102280407A (zh) 元器件侧壁图形化的制作方法
US20140256130A1 (en) Front side wafer id processing
JP2006012953A (ja) 貫通電極の形成方法、貫通電極および半導体装置
CN105353592A (zh) 一种光刻工艺对准方法
CN106409690B (zh) 基于激光纳米加工技术的埋置芯片互连方法
CN103489829A (zh) 处理晶片的方法、晶片及制造半导体器件的方法
CN101016630A (zh) 楔形结构的等离子体刻蚀
JP2008071831A (ja) 貫通電極を備えるｉｃチップ、および該ｉｃチップの製造方法
CN103107178B (zh) 一种用负性光刻胶制作背照式影像传感器深沟槽的方法
CN106684515A (zh) 一种硅基倒置微带线结构及其制作方法
CN105070683A (zh) 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构
JP2017092238A (ja) 半導体基板の製造方法
CN112147848A (zh) 一种小尺寸沟槽的制备方法
EP3358612A1 (en) Method for selective etching using dry film photoresist
CN104952849B (zh) 用于硅通孔制作的对准结构及硅通孔的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant