CN1338774A - 存储器的电容器下电极的制造方法 - Google Patents

存储器的电容器下电极的制造方法 Download PDF

Info

Publication number
CN1338774A
CN1338774A CN 00122777 CN00122777A CN1338774A CN 1338774 A CN1338774 A CN 1338774A CN 00122777 CN00122777 CN 00122777 CN 00122777 A CN00122777 A CN 00122777A CN 1338774 A CN1338774 A CN 1338774A
Authority
CN
China
Prior art keywords
insulating barrier
contact window
lower electrode
conductor layer
voluntarily
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 00122777
Other languages
English (en)
Other versions
CN1148800C (zh
Inventor
曾鸿辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CNB001227777A priority Critical patent/CN1148800C/zh
Publication of CN1338774A publication Critical patent/CN1338774A/zh
Application granted granted Critical
Publication of CN1148800C publication Critical patent/CN1148800C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种存储器的电容器下电极的制造方法,用于基底,其上已形成第一绝缘层,此方法是,在第一绝缘层中形成自行对准接触窗开口,其暴露出基底上的导电区域,再在第一绝缘层上与其开口中形成第一导体层,其底部作为接触窗。以第二绝缘层填满自行对准接触窗开口,再回蚀第一导体层,以完全除去第一导体层,并继续除去第一导体层至特定深度。在自行对准接触窗开口内的第一与第二绝缘层的侧壁形成第二导体层,即为电容器下电极。

Description

存储器的电容器下电极 的制造方法
本发明涉及一种存储器元件(Memory Device)的制造方法，特别是涉及一种存储器的电容器(Capacitor)下电极的制造方法。
电容器是动态随机存取存储器(DRAM)的重要元件，为了避免DRAM储存的数据发生错误，并增加DRAM的操作效率，通常会制造具有大面积的立体式电容器，例如常见的柱状电容器(Cylinder Capacitor)。
现有柱状电容器的下电极的制造方法是先在基底上形成第一绝缘层，再于第一绝缘层中形成与基底电连接的节点接触窗。接下来于第一绝缘层上形成具有开口的第二绝缘层，此开口暴露出节点接触窗，然后在开口内壁与底部形成导体层，作为柱状电容器下电极。由于现有柱状电容器下电极的制造方法中，形成节点接触窗与柱状电容器下电极的模板(Template)，第二绝缘层中的开口)各需要一道光掩模制作工艺，故共需要两道光掩模制作工艺。因此，现有的方法不但耗费时间，也容易造成对准(Alignment)上的问题。
本发明的目的在于提供一种存储器的电容器下电极的制造方法，其所得的电容器下电极的表面积大于现有技术的，且仅需要一道光掩模制作工艺。
本发明的目的是这样实现的，即提供一种存储器的电容器下电极的制造方法，此方法适用于一基底，而此基底上已形成有第一绝缘层，其步骤如下：首先在第一绝缘层中形成一自行对准接触窗(Self-aligned Contact；SAC)开口，其暴露出基底上的一导电区域，再在第一绝缘层上与自行对准接触窗开口中形成共形的第一导体层，此时自行对准接触窗开口底部的第一导体层作为一接触窗。接著以第二绝缘层填满此自行对准接触窗开口，再回蚀第一导体层，以完全除去自行对准接触窗开口之外的第一导体层，并继续除去自行对准接触窗开口内的第一导体层至一特定深度。接下来在自行对准接触窗开口内的第一绝缘层与第二绝缘层的侧壁形成第二导体层，此第二导体层即作为一电容器下电极。
本发明还提供一种存储器的电容器下电极的制造方法，适用在一基底上，该方法包括下列步骤：在该基底上形成一字线与一金氧半晶体管；在该字线与该金氧半晶体管上形成一第一绝缘层；在该绝缘层中形成一位线接触窗，并在该第一绝缘层上形成一位线；在该位线与该第一绝缘层上形成一第二绝缘层；在该第二绝缘层与该第一绝缘层中形成一自行对准接触窗开口，该自行对准接触窗开口暴露出该金氧半晶体管的一漏极/源极区；在该第二绝缘层上与该自行对准接触窗开口中形成共形的一第一导体层；以一第三绝缘层填满该自行对准接触窗开口；回蚀该第一导体层，以完全除去该自行对准接触窗开口之外的该第一导体层，并继续除去该自行对准接触窗开口内的该第一导体层至一特定深度；以及形成一第二导体层于该自行对准接触窗开口内的该第二绝缘层与该第三绝缘层的侧壁，该第二导体层作为一电容器下电极。
如上所述，在本发明的存储器的电容器下电极的制造方法中，作为电容器下电极主体的第二导体层不仅形成在自行对准接触窗开口内侧壁，同时也形成在自行对准接触窗开口中央的第二绝缘层的侧壁，所以此方法所得的电容器下电极的表面积会大于由现有方法所得的柱状电容器下电极的表面积。另外，由于此方法中电容器下电极的模板即是自行对准接触窗开口的上半部，所以节点接触窗与电容器下电极的形成总共只需要一道“定义自行对准接触窗开口的光掩模制作工艺”。
下面结合附图，详细说明本发明的实施例，其中：
图1A-1E(1E′)所绘示为本发明的较佳实施例中，存储器的电容器下电极的制造方法。
请参照图1A，首先提供基底100，其上形成有浅沟渠隔离层110。接着在基底100上形成闸介电层120、闸介电层120上方的字线130、字线130上方的帽盖层140，以及位于字线130与帽盖层140侧壁的间隙壁150，其中帽盖层140与间隙壁150的材质例如为氮化硅(SiN)。接下来在间隙壁150两侧的基底100中形成源极/漏极区155，即制成一金氧半晶体管(MOS)。接着在基底100上形成绝缘层160，再在绝缘层160中形成位线接触窗170，并在绝缘层160上形成位线180。接下来在基底100上覆盖绝缘层190，此绝缘层190与160所用材质的蚀刻速率远大于帽盖层140与间隙壁150的蚀刻速率，以利于后续的自行对准接触窗制作工艺。也就是说，当帽盖层140与间隙壁150的材质为氮化硅时，绝缘层190与160的材质可以是蚀刻速率远大于氮化硅的氧化硅。
请参照图1B，接着在绝缘层190与160中形成自行对准接触窗开口192，以将漏极/源极区155暴露出来。然后在绝缘层190上与自行对准接触窗开口192中形成共形的导体层200，其材质例如为多晶硅，此时自行对准接触窗开口192底部的导体层200即成为节点接触窗200a。接着在导体层200上形成绝缘层210，其将自行对准接触窗开口192填满。
请参照图1C，接着将自行对准接触窗开口192外的绝缘层210除去，其方法例如为等离子体蚀刻法(Plasma Etch)或化学机械研磨法(ChemicalMechanical Polishing；CMP)。
请参照图1D，接下来回蚀导体层200，其方法例如为等离子体蚀刻法，以完全除去自行对准接触窗开口192之外的导体层200，并继续除去自行对准接触窗开口192内的导体层200至一特定深度为止。
接下来的步骤可分为两种，其分别以图1E与图1E′为辅作说明。
请参照图1E，接下来在基底100上形成共形的导体层(图中未显示)，其材质例如为多晶硅(Polysilicon)。然后除去位于绝缘层190与210顶端，以及节点接触窗200a表面的导体层，其方法例如为等离子体蚀刻法，而使保留的导体层成为电容器下电极220。
另一种作法请参照图1E′，接下来在基底上形成数量够多，足以完全覆盖基底100表面的半球形硅晶粒层(图中未显示)。然后除去位于绝缘层190与210顶端，以及节点接触窗200a表面的半球形硅晶粒层，其方法例如为等离子体蚀刻法，而使保留的半球形硅晶粒层成为电容器下电极230，其所具有的表面积更大于上述电容器下电极220的表面积。
如上所述，请参照图1E与图1E′，在本发明较佳实施例的存储器的电容器下电极的制造方法中，作为电容器下电极220(230)不仅形成在自行对准接触窗开口192的内侧壁，同时也形成在自行对准接触窗开口192中间绝缘层210的侧壁，所以此方法所得的电容器下电极220(230)的面积大于由现有方法所得的柱状电容器下电极的表面积。另外，由于此方法中电容器下电极220(230)的模板为自行对准接触窗开口192的上半部，所以节点接触窗200a与电容器下电极220(230)的形成总共只需要一道“定义自行对准接触窗开口192的光掩模制作工艺”。
虽然结合以上一较佳实施例揭露了本发明，然而其并非用以限定本发明，本领域技术人员在本发明的精神和范围内，可作各种的更动与润饰，因此本发明的保护范围应以权利要求所界定的为准。

Claims (20)

1.一种存储器的电容器下电极的制造方法，适用于一基底，该基底上已形成有一第一绝缘层，该方法包括下列步骤：
在该第一绝缘层中形成一自行对准接触窗开口，该自行对准接触窗开口暴露出该基底上的一导电区域；
在该第一绝缘层上与该自行对准接触窗开口中形成共形的一第一导体层；
以一第二绝缘层填满该自行对准接触窗开口；
回蚀该第一导体层，以完全除去该自行对准接触窗开口之外的该第一导体层，并继续除去该自行对准接触窗开口内的该第一导体层至一特定深度；以及
在该自行对准接触窗开口内的该第一绝缘层与该第二绝缘层的侧壁形成一第二导体层，该第二导体层作为一电容器下电极。
2.如权利要求1所述的存储器的电容器下电极的制造方法，其中以该第二绝缘层填满该自行对准接触窗开口的方法包括下列步骤：
在该第一导体层上与该自行对准接触窗开口中形成一第二绝缘材料，该第二绝缘材料将该自行对准接触窗开口填满；以及
除去位于该自行对准接触窗开口之外的该第二绝缘材料。
3.如权利要求2所述的存储器的电容器下电极的制造方法，其中除去位于该自行对准接触窗开口之外的该第二绝缘材料的方法包括等离子体蚀刻法。
4.如权利要求2所述的存储器的电容器下电极的制造方法，其中除去位于该自行对准接触窗开口之外的该第二绝缘材料的方法包括化学机械研磨法。
5.如权利要求1所述的存储器的电容器下电极的制造方法，其中回蚀该第一导体层的方法包括等离子体蚀刻法。
6.如权利要求1所述的存储器的电容器下电极的制造方法，其中形成该第二导体层在该自行对准接触窗开口中的该第一绝缘层与该第二绝缘层的侧壁的方法，包括下列步骤：
在该基底上形成共形的一第二导体材料；以及
除去位于该第一绝缘层与该第二绝缘层顶端的该第二导体材料。
7.如权利要求6所述的存储器的电容器下电极的制造方法，其中除去位于该第一绝缘层与该第二绝缘层顶端的该第二导体材料的方法包括等离子体蚀刻法。
8.如权利要求1所述的存储器的电容器下电极的制造方法，其中该第二导体层的材质包括多晶硅。
9.如权利要求1所述的存储器的电容器下电极的制造方法，其中该第二导体层是由连成一片的多个半球形硅晶粒所构成。
10.如权利要求1所述的存储器的电容器下电极的制造方法，其中该第一导体层的材质包括多晶硅。
11.一种存储器的电容器下电极的制造方法，适用在一基底上，该方法包括下列步骤：
在该基底上形成一字线与一金氧半晶体管；
在该字线与该金氧半晶体管上形成一第一绝缘层；
在该绝缘层中形成一位线接触窗，并在该第一绝缘层上形成一位线；
在该位线与该第一绝缘层上形成一第二绝缘层；
在该第二绝缘层与该第一绝缘层中形成一自行对准接触窗开口，该自行对准接触窗开口暴露出该金氧半晶体管的一漏极/源极区；
在该第二绝缘层上与该自行对准接触窗开口中形成共形的一第一导体层；
以一第三绝缘层填满该自行对准接触窗开口；
回蚀该第一导体层，以完全除去该自行对准接触窗开口之外的该第一导体层，并继续除去该自行对准接触窗开口内的该第一导体层至一特定深度；以及
形成一第二导体层于该自行对准接触窗开口内的该第二绝缘层与该第三绝缘层的侧壁，该第二导体层作为一电容器下电极。
12.如权利要求11所述的存储器的电容器下电极的制造方法，其中以该第三绝缘层填满该自行对准接触窗开口的方法包括下列步骤：
在该第一导体层上与该自行对准接触窗开口中形成一第三绝缘材料，该第三绝缘材料将该自行对准接触窗开口填满；以及
除去位于该自行对准接触窗开口之外的该第三绝缘材料。
13.如权利要求12所述的存储器的电容器下电极的制造方法，其中除去位于该自行对准接触窗开口之外的该第三绝缘材料的方法包括等离子体蚀刻法。
14.如权利要求12所述的存储器的电容器下电极的制造方法，其中除去位于该自行对准接触窗开口之外的该第三绝缘材料的方法包括化学机械研磨法。
15.如权利要求11所述的存储器的电容器下电极的制造方法，其中回蚀该第一导体层的方法包括等离子体蚀刻法。
16.如权利要求11所述的存储器的电容器下电极的制造方法，其中在该自行对准接触窗开口中的该第二绝缘层与该第三绝缘层的侧壁形成该第二导体层的方法，包括下列步骤：
在该基底上形成共形的一第二导体材料；以及
除去位于该第二绝缘层与该第三绝缘层顶端的该第二导体材料。
17.如权利要求16所述的存储器的电容器下电极的制造方法，其中除去位于该第二绝缘层与该第三绝缘层顶端的该第二导体材料的方法包括等离子体蚀刻法。
18.如权利要求11所述的存储器的电容器下电极的制造方法，其中该第二导体层的材质包括多晶硅。
19.如权利要求11所述的存储器的电容器下电极的制造方法，其中该第二导体层由连成一片的多个半球形硅晶粒所构成。
20.如权利要求11所述的存储器的电容器下电极的制造方法，其中该第一导体层的材质包括多晶硅。
CNB001227777A 2000-08-14 2000-08-14 存储器的电容器下电极的制造方法 Expired - Lifetime CN1148800C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB001227777A CN1148800C (zh) 2000-08-14 2000-08-14 存储器的电容器下电极的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB001227777A CN1148800C (zh) 2000-08-14 2000-08-14 存储器的电容器下电极的制造方法

Publications (2)

Publication Number Publication Date
CN1338774A true CN1338774A (zh) 2002-03-06
CN1148800C CN1148800C (zh) 2004-05-05

Family

ID=4589314

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001227777A Expired - Lifetime CN1148800C (zh) 2000-08-14 2000-08-14 存储器的电容器下电极的制造方法

Country Status (1)

Country Link
CN (1) CN1148800C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420214A (zh) * 2010-09-25 2012-04-18 中芯国际集成电路制造(上海)有限公司 形成强化对准标记的方法以及半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420214A (zh) * 2010-09-25 2012-04-18 中芯国际集成电路制造(上海)有限公司 形成强化对准标记的方法以及半导体器件
CN102420214B (zh) * 2010-09-25 2017-06-13 中芯国际集成电路制造(上海)有限公司 形成强化对准标记的方法以及半导体器件

Also Published As

Publication number Publication date
CN1148800C (zh) 2004-05-05

Similar Documents

Publication Publication Date Title
CN110634869B (zh) 存储器阵列及其制造方法
US8299574B2 (en) Semiconductor constructions
US6429477B1 (en) Shared body and diffusion contact structure and method for fabricating same
US8546215B2 (en) Methods of fabricating a memory device
US6764893B2 (en) Method for reducing a parasitic capacitance of a semiconductive memory cell using metal mask for sidewall formation
US20210111177A1 (en) Memory devices and methods of fabricating the same
KR100325472B1 (ko) 디램 메모리 셀의 제조 방법
US6656833B2 (en) Method of DRAM
US6642135B2 (en) Method for forming semiconductor memory device having a fuse
US20060246656A1 (en) Manufacturing method for a trench capacitor having an isolation collar electrically connected with a substrate on a single side via a buried contact for use in a semiconductor memory cell
US6936879B2 (en) Increased capacitance trench capacitor
CN109509751B (zh) 具有字符线的半导体结构及其制作方法
US6518613B2 (en) Memory cell configuration with capacitor on opposite surface of substrate and method for fabricating the same
US7023042B2 (en) Method of forming a stacked capacitor structure with increased surface area for a DRAM device
US7074725B2 (en) Method for forming a storage node of a capacitor
CN1338774A (zh) 存储器的电容器下电极的制造方法
CN110534150B (zh) 存储器装置及其制造方法
US6319771B1 (en) Fabrication process for a lower electrode of a memory capacitor
TWI783534B (zh) 動態隨機存取記憶體及其製造方法
JPH1154614A (ja) 半導体装置及びその製造方法
KR100487915B1 (ko) 반도체소자의캐패시터형성방법
KR100404223B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
US6753225B1 (en) Method of forming a gate structure

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TAIWEN INTEGRATED CIRCUIT MANUFACTURE CO., LTD.

Free format text: FORMER OWNER: WORLD ADVANCED INTEGRATED CIRCUIT STOCK-SHARING CO., LTD.

Effective date: 20110406

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 000000 HSINCHU SCIENCE BASED INDUSTRIAL PARK, TAIWAN, CHINA TO: 000000 HSINCHU CITY, TAIWAN, CHINA

TR01 Transfer of patent right

Effective date of registration: 20110406

Address after: 000000 Hsinchu, Taiwan, China

Patentee after: Taiwan Semiconductor Manufacturing Co., Ltd.

Address before: 000000 Hsinchu Science Industrial Park, Taiwan, China

Patentee before: World Advanced Integrated circuit stock-sharing Co., Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040505