CN102290330B - 一种电容结构的形成方法 - Google Patents

Abstract

一种电容结构的形成方法，包括：提供基底，所述基底包括套刻标记区和器件区；在所述套刻标记区和器件区上形成三层结构，所述三层结构包括依次位于所述基底上的第一金属层、介质材料层、第二金属层；刻蚀所述三层结构，在所述器件区上形成电容结构，包括：在所述三层结构表面形成光刻胶层；以所述光刻胶层为掩膜，刻蚀三层结构，直至暴露出所述第一金属层，形成位于所述器件区的上电极及介质层；接着，图案化刻蚀所述第一金属层。本发明提高套刻对准的精确度，避免探测信号进行对准测量时发生信号不稳定及错误信号的现象，进一步避免引起探测信号仪器的报警，提高电容结构的可靠性。

Description

一种电容结构的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种使用套刻标记的电容结构的形成方法。

背景技术

随着半导体领域技术的发展，临界尺寸(CriticalDimension，CD)越来越小，芯片的集成度也越来越高，对半导体制造工艺提出了越来越严格的要求，因此必须在工艺过程中尽可能地减小每一步骤的误差，降低因误差而造成的器件失效。

在半导体制造过程中，光刻工艺作为核心技术。在标准CMOS工艺中，需要用到数十次的光刻步骤，其中影响光刻工艺误差的因素除了光刻机的分辨率外，还包括对准的精确度。如图1所示的晶圆的俯视图，所述晶圆10包括半导体衬底100及位于半导体衬底100上的切割线12，为了能够达到精准的对准效果，通常会在晶圆10的半导体衬底100的分割线12处形成一些图案11，作为光刻时将掩模板和晶圆位置对准的套刻对准标记。

在公开号为CN1963679A的中国专利申请文献中，还可以发现更多与上述技术方案相关的信息。

半导体领域中较常使用的电容结构为三明治式堆叠结构，包括上下电极及位于所述上下电极间的介质层。形成所述电容结构时，需要使用上述介绍的套刻对准标记技术。

如图2所示，提供基底，所述基底包括套刻标记区A和器件区B。其中，所述套刻标记区A形成有第一标记012，所述器件区B形成有底层导电结构011a及其他器件结构011b。其中，所述其他器件结构011b可以为金属层。后续形成的电容结构将与所述底层导电结构011a互连。

所述基底还形成有位于所述套刻标记区A和器件区B的绝缘层020，所述绝缘层020内形成有位于套刻标记区A的第二开口0221和位于器件区B的第一开口0211。所述第二开口0221暴露出部分所述第一标记012的表面；所述第一开口0211暴露出部分所述底层导电结构011a的表面。其中，所述第一开口0211和所述第二开口0221的高度大致相等，而第二开口0221的开口宽度大于所述第一开口0211的开口宽度。

一并参考图2和图3，沉积金属，填充所述第二开口0221，因为所述第二开口0221的开口宽度大于所述第一开口0211的开口宽度，所以当所述第一开口被填充完形成插塞021，所述第二开口0211未被填满，填充在所述第二开口内的金属作为第二标记022。

如图4所示，在所述绝缘层020表面沉积三层结构030，所述三层结构030包括：依次位于所述绝缘层020表面的第一金属层031、介质材料层032、第二金属层033。所述三层结构030同时位于套刻标记区A和器件区B。

如图5所示，经过套刻标记区A的对准，在器件区B上形成第一光刻胶层041，所述第一光刻胶层041与后续形成的电容结构中的上电极及绝缘层相对应。所述套刻标记区A未形成有光刻胶层。

如图6所示，去除套刻标记区A和器件区B上未被所述第一光刻胶层041覆盖的介质材料层032及第二金属层033。被所述第一光刻胶层041覆盖的保留下来的包括：介质层032′和上电极033′，所述介质层032′和上电极033′的图形与所述第一光刻胶层041对应。

如图7所示，经过套刻标记区A的对准，沉积第二光刻胶层0422和0421，所述第二光刻胶层0422覆盖第二标记022对应的凹陷区域。所述第二光刻胶层0421与后续待形成的下电极的图案对应。

如图8所示，以所述第二光刻胶层0422和0421为掩膜，对所述第一金属层031进行刻蚀，形成位于器件区B的下电极031′。所述下电极031′、介质层032′和上电极033′构成电容结构。

但是，上述形成电容结构过程中经常出现套刻对准不精确的现象，如探测信号进行对准测量时，常发生信号不稳定及错误信号的问题，甚至引起探测信号仪器的报警，严重影响电容结构的可靠性。

发明内容

本发明解决的问题是提供一种电容结构的形成方法，提高套刻对准的精确度，避免探测信号进行对准测量时发生信号不稳定及错误信号的现象，进一步避免引起探测信号仪器的报警，提高电容结构的可靠性。

为解决上述问题，本发明一种电容结构的形成方法，包括：

提供基底，所述基底包括套刻标记区和器件区，所述套刻标记区形成有第一标记，所述器件区形成有底层导电结构；

在所述套刻标记区和器件区上形成三层结构，所述三层结构包括依次位于所述基底上的第一金属层、介质材料层、第二金属层；

刻蚀所述三层结构，在所述器件区上形成电容结构，包括：在所述三层结构表面形成光刻胶层，位于所述套刻标记区的光刻胶层覆盖与所述第一标记对应的三层结构，位于所述器件区的光刻胶层与后续待形成的上电极及介质层对应；

以所述光刻胶层为掩膜，刻蚀三层结构，直至暴露出所述第一金属层，形成位于所述器件区的上电极及介质层；

接着，图案化刻蚀所述第一金属层，形成下电极，所述上电极、介质层及上电极构成电容结构，所述电容结构与所述底层导电结构电连接。

可选的，位于所述套刻标记区的光刻胶层覆盖与所述第一标记对应的三层结构。

可选的，所述第一金属层的材料为铝。

可选的，所述在所述套刻标记区和器件区上形成三层结构前，还包括在所述套刻标记区和器件区上形成绝缘层，并在所述绝缘层内形成位于所述套刻标记区上的第二标记和位于所述器件区上的导电插塞，所述导电插塞连接所述底层导电结构与所述电容结构。

可选的，位于所述套刻标记区的光刻胶层覆盖与所述第二标记对应的三层结构。

可选的，所述三层结构中对应所述第二标记处形成有凹陷。

可选的，所述导电插塞的高度高于所述第二标记的高度。

可选的，刻蚀所述绝缘层，在所述器件区上形成第一开口，所述第一开口暴露出所述底层导电结构，在所述套刻标记区上形成第二开口，所述第二开口暴露所述第一标记，并填充所述第一开口和第二开口，对应形成导电插塞和第二标记，所述第二开口的开口宽度大于所述第一开口的开口宽度。

可选的，所述图案化刻蚀所述第一金属层包括：图案化刻蚀所述套刻标记区及器件区，直至暴露出所述绝缘层。

可选的，所述下电极尺寸大于所述上电极尺寸。

可选的，所述底层导电结构为晶体管结构或者与晶体管结构连接的互连结构。

与现有技术相比，本发明具有以下优点：

现有技术在刻蚀三层结构形成电容结构的过程中，当首先刻蚀暴露出第一金属层时，因为在光刻、刻蚀过程中工艺环境的影响，如工艺环境的高温环境的影响，使得位于套刻标记区的暴露出的第一金属层形成凹凸不平的表面，而所述凹凸不平的表面会影响后续的对准时探测信号的精准，影响对准的精确度；本发明通过在刻蚀暴露出器件区的第一金属层时，采用光刻胶层覆盖位于套刻标记区的三层结构，避免暴露套刻标记区的第一金属层。进一步避免形成凹凸不平的表面而影响后续的对准工艺，提高电容结构的可靠性。

附图说明

图1为晶圆的俯视示意图。

图2至图8为对应现有技术的电容结构的形成方法的结构示意图。

图9为现有技术的电容结构的缺陷结构示意图。

图10至图19为本发明一实施例的对应电容结构的形成方法的结构示意图。

具体实施方式

现有技术形成电容结构过程中经常出现套刻对准不精确的现象，如探测信号进行对准测量时，常发生信号不稳定及错误信号的问题，甚至引起探测信号仪器的报警，严重影响电容结构的可靠性。

发明人经研究发现原因如下：如图9所示为现有技术的电容结构的缺陷结构示意图，现有技术在刻蚀三层结构形成电容结构的过程中，当首先刻蚀暴露出第一金属层031时，因为在光刻、刻蚀过程中工艺环境的影响，如工艺环境的高温环境的影响，使得位于套刻标记区A的暴露出的第一金属层031形成凹凸不平的表面050，而所述凹凸不平的表面050会影响后续的对准时探测信号的精准，影响对准的精确度。

为解决上述问题，本发明提供了一种电容结构的形成方法，包括：

提供基底，所述基底包括套刻标记区和器件区，所述套刻标记区形成有第一标记，所述器件区形成有底层导电结构；

在所述套刻标记区和器件区上形成三层结构，所述三层结构包括依次位于所述基底上的第一金属层、介质材料层、第二金属层；

刻蚀所述三层结构，在所述器件区上形成电容结构，包括：在所述三层结构表面形成光刻胶层，位于所述套刻标记区的光刻胶层覆盖与所述第一标记对应的三层结构，位于所述器件区的光刻胶层与后续待形成的上电极及介质层对应；

以所述光刻胶层为掩膜，刻蚀三层结构，直至暴露出所述第一金属层，形成位于所述器件区的上电极及介质层；

接着，图案化刻蚀所述第一金属层，形成下电极，所述上电极、介质层及上电极构成电容结构，所述电容结构与所述底层导电结构电连接。

本发明通过在刻蚀暴露出器件区的底层连接结构时，采用光刻胶层覆盖位于套刻标记区的三层结构，避免暴露出套刻标记区的底层连接结构。进一步避免形成凹凸不平的表面而影响后续的对准工艺，提高电容结构的可靠性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例进行详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

图10至图19为本发明一实施例的电容结构的形成方法的结构示意图。

如图10所示，提供基底，所述基底包括套刻标记区A和器件区B。其中，所述套刻标记区A形成有第一标记112，所述器件区B形成有底层导电结构111a及其他器件结构111b。其中，所述其他器件结构111b可以为金属层。后续形成的电容结构将与所述底层导电结构111a互连。所述底层导电结构111a为晶体管结构或者与晶体管结构连接的互连结构。本实施例中，所述底层导电结构111a为晶体管结构，后续形成的电容结构与所述晶体管结构电连接。

进一步地，所述第一标记112与所述底层导电结构111a通过同一工艺形成，且所述第一标记112作为后续光刻工艺的对准标记。

如图11和图12所示，在所述套刻标记区A和器件区B上形成绝缘层120，并在所述绝缘层120内形成位于所述套刻标记区A上的第二标记122和位于所述器件区B上的导电插塞121，所述导电插塞121连接所述底层导电结构111a与后续形成的电容结构。

具体地，如图11所示，在所述套刻标记区A和器件区B上形成绝缘层120，刻蚀所述绝缘层120，在所述器件区B上形成第一开口1210，所述第一开口1210暴露出所述底层导电结构111a，在所述套刻标记区A上形成第二开口1220，所述第二开口1220暴露所述第一标记112，所述第一开口1210和所述第二开口1220的高度大致相等，而第二开口1220的开口宽度大于所述第一开口1210的开口宽度。

一并参考图11和图12，填充所述第一开口1210和第二开口1220，因为所述第二开口1220的开口宽度大于所述第一开口1210的开口宽度，所以当所述第一开口1210被填充满以形成导电插塞121，所述第二开口1220未被填满，填充在所述第二开口1220内的金属作为第二标记122，所述第二标记122具有表面内陷的形状。所述导电插塞121的高度高于所述第二标记122的高度。

所述第二标记122与所述导电插塞121同时形成，所述第二标记122将作为后续光刻工艺的对准标记。

如图13所示，在所述绝缘层120表面沉积三层结构130，所述三层结构130包括：依次位于所述绝缘层120表面的第一金属层131、介质材料层132、第二金属层133。所述三层结构130同时位于套刻标记区A和器件区B。位于所述器件区B的三层结构用于形成后续的电容结构，位于所述套刻标记区A的三层结构用于覆盖所述第二标记122。所述第一金属层131的材料为铝，所述第二金属层133为钛。其中，金属铝的热稳定较差，在高温环境下会发生部分的形变，如在表面形成突起或凹陷，使得第一金属层131的表面不光滑。

如图14所示，经过所述套刻标记区A的第二标记122的对准，形成光刻胶层，具体地包括位于所述器件区B的第一光刻胶层1411及所述套刻标记区A的第二光刻胶层1412。其中，所述第一光刻胶层1411与后续形成的电容结构中的上电极和介质层的形状对应，所述第二光刻胶层1412覆盖与第二标记122对应的三层结构130的表面。作为其他实施例，所述第二光刻胶层1412还可以覆盖所述第一标记112对应的三层结构130的表面。

因为所述第二光刻胶层1412用于保护位于第二标记122上方的三层结构130不暴露在工艺环境中，所以优选地覆盖与所述第二标记122对应的三层结构130的表面。

如图15所示，去除套刻标记区A和器件区B上未被所述光刻胶层覆盖的介质材料层132及第二金属层133。被所述第一光刻胶层1411覆盖的保留下来的包括：上电极133′和介质层132′，所述介质层132′和上电极133′的图形与所述第一光刻胶层1411对应。

同时被刻蚀的还包括所述套刻标记区A中未被第二光刻胶层1412覆盖的三层结构130中的介质材料层132及第二金属层133，剩余的形成第三覆盖层1331和第二覆盖层1321。本实施例，所述第二光刻胶层1412仅覆盖与所述第二标记122对应的三层结构，作为其他实施例，所述第二光刻胶层1412可以覆盖所述套刻标记区A上的所有的三层结构，则刻蚀后位于套刻标记区A上的三层结构均被保留。

在刻蚀暴露出器件区的第一金属层131时，通过采用第二光刻胶层1412覆盖位于套刻标记区A的三层结构，避免暴露套刻标记区A的第一金属层131，因为若暴露出位于三层结构的第一金属层131，所述第一金属层131会因高温环境下会发生部分的形变，如在表面形成突起或凹陷，使得第一金属层131的表面不光滑。所以通过第二光刻胶层1412覆盖位于三层结构的第一金属层131，进一步避免形成凹凸不平的表面而影响后续的对准工艺，提高电容结构的可靠性。

如图16所示，去除第一光刻胶层1411和第二光刻胶层1412。暴露出所述第三覆盖层1331和上电极133′。其中，作为其他实施例，位于所述套刻标记区A的第二光刻胶层1412可以保留。

如图17所示，经过所述套刻标记区A的第二标记122对应的第三覆盖层1331的对准，形成光刻胶层，包括位于所述器件区B的第三光刻胶层1421及位于的所述套刻标记区A的第四光刻胶层1422。所述第三光刻胶层1421与后续形成的下电极的图形对应。所述第四光刻胶层1422用于覆盖所述与第二标记122对应的三层结构。作为其他实施例，可不形成所述第四光刻胶层1422，直接暴露出所述第三覆盖层1331和第二覆盖层1321。

如图18所示，以所述第三光刻胶层1421和第四光刻胶层1422为掩膜，刻蚀所述第一金属层，形成位于所述套刻标记区A的第一覆盖层1311及位于所述器件区B的下电极131′。所述上电极133′、介质层132′及下电极131′构成电容结构，所述电容结构130′与所述底层导电结构111a电连接。所述下电极131′尺寸大于所述上电极133′尺寸。

如图19所示，去除光刻胶层，暴露出位于所述套刻标记区A的第三覆盖层1331及位于所述器件区B的下电极131′。后续还会形成互连结构，与所述电容结构130′进行电连接。

与现有技术相比，本发明具有以下优点：

现有技术在刻蚀三层结构形成电容结构的过程中，当首先刻蚀暴露出第一金属层时，因为在光刻、刻蚀过程中工艺环境的影响，如工艺环境的高温环境的影响，使得位于套刻标记区的暴露出的第一金属层形成凹凸不平的表面，而所述凹凸不平的表面会影响后续的对准时探测信号的精准，影响对准的精确度；本发明通过在刻蚀暴露出器件区的第一金属层时，采用光刻胶层覆盖位于套刻标记区的三层结构，避免暴露套刻标记区的第一金属层。进一步避免形成凹凸不平的表面而影响后续的对准工艺，提高电容结构的可靠性。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种电容结构的形成方法，其特征在于，包括：

提供基底，所述基底包括套刻标记区和器件区，所述套刻标记区形成有第一标记，所述器件区形成有底层导电结构；

在所述套刻标记区和器件区上形成三层结构，所述三层结构包括依次位于所述基底上的第一金属层、介质材料层、第二金属层；

刻蚀所述三层结构，在所述器件区上形成电容结构，包括：在所述三层结构表面形成光刻胶层，位于所述套刻标记区的光刻胶层覆盖与所述第一标记对应的三层结构，位于所述器件区的光刻胶层与后续待形成的上电极及介质层对应；

以所述光刻胶层为掩膜，刻蚀三层结构，直至暴露出所述第一金属层，形成位于所述器件区的上电极及介质层；

接着，图案化刻蚀所述第一金属层，形成下电极，所述上电极、介质层及下电极构成电容结构，所述电容结构与所述底层导电结构电连接。

2.如权利要求1所述的电容结构的形成方法，其特征在于，所述第一金属层的材料为铝。

3.如权利要求1所述的电容结构的形成方法，其特征在于，所述在所述套刻标记区和器件区上形成三层结构前，还包括在所述套刻标记区和器件区上形成绝缘层，并在所述绝缘层内形成位于所述套刻标记区上的第二标记和位于所述器件区上的导电插塞，所述导电插塞连接所述底层导电结构与所述电容结构。

4.如权利要求3所述的电容结构的形成方法，其特征在于，位于所述套刻标记区的光刻胶层覆盖与所述第二标记对应的三层结构。

5.如权利要求4所述的电容结构的形成方法，其特征在于，所述三层结构中对应所述第二标记处形成有凹陷。

6.如权利要求3所述的电容结构的形成方法，其特征在于，所述导电插塞的高度高于所述第二标记的高度。

7.如权利要求3所述的电容结构的形成方法，其特征在于，刻蚀所述绝缘层，在所述器件区上形成第一开口，所述第一开口暴露出所述底层导电结构，在所述套刻标记区上形成第二开口，所述第二开口暴露所述第一标记，并填充所述第一开口和第二开口，对应形成导电插塞和第二标记，所述第二开口的开口宽度大于所述第一开口的开口宽度。

8.如权利要求3所述的电容结构的形成方法，其特征在于，所述图案化刻蚀所述第一金属层包括：图案化刻蚀所述套刻标记区及器件区，直至暴露出所述绝缘层。

9.如权利要求1所述的电容结构的形成方法，其特征在于，所述下电极尺寸大于所述上电极尺寸。

10.如权利要求1所述的电容结构的形成方法，其特征在于，所述底层导电结构为晶体管结构或者与晶体管结构连接的互连结构。