JPH02180012A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 イオン注入で形成した不純物領域と後に形成されるパタ
ーンとの位置合わせを容易に行い得る半導体装置の製造
方法に関し、 イオン注入で不純物領域を形成する工程を位置合わせ或
いは種類判別のマークを形成するのにも利用できるよう
にすることを目的とし、半導体装置を構成する不純物領
域を形成する為のイオン注入を行う際に素子形成領域外
のシリコン半導体基板表面に位置合わせマーク或いは種
類判別マークとして使用可能なパターンを形成する為の
イオン注入を行う工程と、次いで、熱酸化を行って該イ
オン注入を行った部分に前記マークとして使用可能なパ
ターンの段差をもつ酸化膜を形成する工程とを含んでな
るか、或いは、半導体装置を構成する不純物領域を形成
する為のイオン注入を行う際に二酸化シリコンからなる
分離膜表面に位置合わせマーク或いは種類判別マークと
して使用可能なパターンを形成する為のイオン注入を行
う工程と、次いで、該二酸化シリコンからなる分離膜の
エツチングを行って該イオン注入を行った部分に前記マ
ークとして使用可能なパターンの段差を形成する工程と
を含んでなるよう構成する。

〔産業上の利用分野〕

本発明は、イオン注入で形成した不純物領域と後に形成
されるパターンとの位置合わ廿を容易に行い得る半導体
装置の製造方法に関する。

一般に、マスクＲＯＭ（ｒｅａｄ　　ｏｎｌｙｍｅｍｏ
　ｒ　ｙ）や１チツプ・マイコンに於いては、ユーザに
依ってイオン注入箇所を変更することが必要になる。例
えば、マスクＲＯＭに於いて、そのプログラムは、チャ
ネル領域に不純物をイオン注入するか否かに依って実施
している。

また、例えば、前記のようなマスクＲＯＭに対しても、
他の諸手導体装置と同様に高集積化が希求されているの
で、位置合わせ余裕を充分にとることは許されない状態
になりつつある。従って、前記イオン注入で形成された
不純物領域のパターンと、その後に形成される別のパタ
ーンとの高精度の位置合わせをしなげればならず、この
問題は早急に解決する必要がある。

〔従来の技術〕

通常、イオン注入で形成された不純物領域のパターンは
不可視である為、イオン注入時に用いたマスクを除去し
た後は、位置合わせに利用できるようなパターンは何も
残らない。

従って、前記不純物領域と後に形成するパターンとの直
接の位置合わせは不可能である。

そこで、位置合わせを必要とする場合には間接的に行っ
ている。

第７図乃至第９図は従来技術を説明する為の工程要所に
於けるナンド（ＮＡＮＤ）型マスクＲＯＭの要部平面図
を表している。

第７図参照 （１）　　シリコン半導体基板に例えば二酸化シリコン
（Ｓｉ（）ｚ）からなる分離膜１を形成し、各分離膜１
の間をトランジスタ領域２とする。

第８図参照 （２）　　マスクＲＯＭとしてプログラムする為、チャ
ネル・ドーピングを行うマスクとなるフォト・レジスト
膜を形成する。

図では、簡明にする為、不純物を導入する為にフォト・
レジスト膜に形成された開口３のみを示しである。尚、
記号３Ａは位置合わせマージンを指示し、また、破線は
ゲート電極形成予定部分を示している。

この場合、開口３を形成する為のマスクを用いるが、そ
のマスクを設置する為の位置合わせは分離膜１に対して
実施する。

（３）　　開口３からトランジスタ領域２に例えば砒素
イオンを打ち込み、チャネル・ドーピングを行う。

第９図参照 （４）ゲート絶縁膜（図示せず）、ゲート電極４、その
他を形成して完成する。

図では、トランジスタをゲート電極で代表させ、ＱＩ　
　Ｑ２．Ｑ３．Ｑ４で表している。ここでは、トランジ
スタＱ１及びＱ４がプログラムの為のチャネル・ドーピ
ングが施されたものである。

この場合、ゲート電極４を形成する為のマスクを用いる
が、そのマスクは、本来、前記工程（３）に於いて形成
した不純物領域に対して位置合わせすべきであるが、そ
れは不可能であるから矢張り分離膜１について実施して
いる。

〔発明が解決しようとする課題〕 前記したように、イオン注入で形成した不純物領域は視
認することができないから、例えばマスクＲＯＭをプロ
グラムする為のチャネル・ドーピングで形成した不純物
領域は分離膜１を対象にして位置合わせされ、また、ゲ
ート電極４もまた分離膜１を対象にして位置合わせされ
、不純物９Ｍ域とゲート電極４との位置関係は計算で知
得するほかない。尚、ゲート電極４の位置合わせをする
場合、図の左右方向については図示されている領域で可
能であるが、図の上下方向については図示されている領
域以外の個所で分離膜１がトランジスタ領域２を横切っ
て形成されている領域を選択して実施しなければならな
い。

このようなことから、不純物領域と他のパターンとの位
置合わせには、パターンどうしを直接位置合わせするこ
とができる場合と比較すると位置合わせ余裕を大きく採
る必要がある。

このような位置合わせの問題とは別に、前記したマスク
ＲＯＭなどに於いて、ユーザに依ってイオン注入パター
ンを変更した場合、それをチップ面で判別することは、
そのままでは不可能であることから、専用の被膜を一層
付加し、そこに種類を表示する為のマークをエツチング
などで刻設することが行われる。この被膜に於けるマー
クとイオン注入で不純物領域を形成した際のマスクとを
関連付ｉＪて形成し、後にパターンを形成する際の位置
合わせに利用することもできなくはないが、何れの場合
であっても、工程数の増加、コスト上昇、ターン・アラ
ウンド・タイムの増加などを招来する。そして、これ等
の問題は全てイオン注入で形成した不純物領域が後から
視認できないことに由来することは云うまでもない。

本発明は、イオン注入で不純物領域を形成する工程を位
置合わせ或いは種類判別のマークを形成するのにも利用
できるようにする。

〔課題を解決するための手段〕

本発明では、イオン注入に依って生じる増速酸化現象、
及び、イオン注入に依って生じるエツチング・レート増
加現象を利用する。

第１図及び第２図は本発明の原理、即ち、イオン注入に
依って生じる増速酸化現象を利用した場合を解説する為
の工程要所に於ける半導体装置の要部切断側面図を表し
、以下、これ等の図を参照しつつ説明する。

第１図参照 （１）例えば、窒化シリコン（Ｓｊ３Ｎ、ｓ）膜などを
耐酸化性マスクとした選択的熱酸化（ｌｏｃａｌｉｚｅ
ｄ　　　ｏｘｉｄａｔｉｏｎ　　　ｏｆ　　　５ｉ１ｉ
ｃｏｎ：ＬＯＣＯ３）法を適用することに依り、シリコ
ン半導体基板１１に二酸化シリコン（ＳｉＯｚ）からな
る分離膜１２を形成する。

（２）　　通常のフォト・リソグラフィ技術に於けるレ
ジスト・プロセスを適用することに依り、シリコン半導
体基板１１上に開口１３Ａを有するフォト・レジスト膜
１３を形成する。

この開口１３Ａはマスク位置ずれ検出やプログラム種類
判別などに適したマークのパターンになっていることは
云うまでもなく、そして、このフォト・レジスト膜１３
の形成、及び、この後に続くイオン注入は、半導体装置
を構成する諸領域を形成するのに必要な工程で実施され
るものであって、特設されたものでないことは勿論であ
る。

（３）通常のイオン注入法を適用することに依り、ドー
ズ量を５　Ｘ　１０”　　（ｃｍ−”）以上にして砒素
（Ａｓ）或いは燐（Ｐ）などｎ型不純物の打ち込みを行
う。

第２図参照 （４）　　イオン注入のマスクとして使用したフォト・
レジスト膜１３を除去してから、例えば、イオン注入さ
れた不純物を活性化する為の熱処理などを利用してシリ
コン半導体基板１１の表面に酸化膜１４を形成する。

このようにすると、酸化膜１４のうち、さきにイオン注
入しておいた箇所の上には厚い酸化膜１４Ａが形成され
、その厚さは他の部分と比較して約２倍程度にもなる。

第３図及び第４図は本発明の原理、即ち、イオン注入に
依って生じるエツチング・レート増加現象を利用した場
合を解説する為の工程要所に於ける半導体装置の要部切
断側面図を表し、以下、これ等の図を参照しつつ説明す
る。

第３図参照 （１１前記と同様、ＬＯＣＯ３法を適用することに依り
、シリコン半導体基板１１に分離膜Ｉ２を形成する。

（２）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、分離膜１２上にマ
スク位置ずれ検出やプログラム種類判別などに適したマ
ークのパターンをもつ開口１３Ａを有するフォト・レジ
スト膜１３を形成する。

（３）　　通常のイオン注入法を適用することに依り、
ドーズ量をｌ　ｘ　ｌ　Ｑ１３（ｃｍ−２）以上にして
不純物イオンの打ち込みを行う。尚、この場合のイオン
種の如何は問題にならない。

第４図参照 （４）　　イオン注入のマスクとして使用したフォト・
レジスト膜１３を除去してから、例えば、ゲート絶縁膜
の形成を行う為の前処理として酸化膜エツチング液中に
浸漬する。

このようにすると、分離膜１２のうち、さきにイオン注
入しておいた箇所は速やかにエツチングされるので凹所
１２Ａが形成される。そのエツチング速さは、他の部分
と比較して約１０倍程度にもなる。

このようなことから、本発明に依る半導体装置の製造方
法に於いては、半導体装置を構成する不純物領域（例え
ばチャネル領域）を形成する為のイオン注入を行う際に
素子形成領域外のシリコン半導体基板（例えばシリコン
半導体基板１１）表面に位置合わせマーク或いは種類判
別マークとして使用可能なパターンを形成する為のイオ
ン注入を行う工程と、次いで、熱酸化を行って該イオン
注入を行った部分に前記マークとして使用可能なパター
ンの段差をもつ酸化膜（例えば厚い酸化膜１４Ａを有す
る酸化膜１４）を形成する工程とを含んでなるか、或い
は、半導体装置を構成する不純物領域（例えばチャネル
領域）を形成する為のイオン注入を行う際に二酸化シリ
コンからなる分離膜（例えば分離膜１２）表面に位置合
わせマーク或いは種類判別マークとして使用可能なパタ
ーンを形成する為のイオン注入を行う工程と、次いで、
該二酸化シリコンからなる分離膜のエツチングを行って
該イオン注入を行った部分に前記マーりとじて使用可能
なパターンの段差（例えば凹所１２Ａ）を形成する工程
とを含んでなるよう構成する。

〔作用〕

前記手段を採って、シリコン半導体基板や多結晶シリコ
ン膜にｎ型不純物を５　Ｘ　Ｉ　Ｑ”　　（ｃｍ−”）
以上イオン注入してから酸化を行うと、ｎ型不純物をイ
オン注入した部分では増速酸化が発生し、従って、その
部分では酸化膜が厚くなって段差が生成され、また、酸
化膜からなる分離膜に不純物を１×１０＋３〔Ｃｌ１１
−２〕以上イオン注入してからエツチングを行うと、ｎ
型不純物をイオン注入した部分ではエツチング・レート
が増加し、従って、その部分では分離膜が選択的に薄く
なって段差が生成される。

そのようにして形成された段差は、マスクの位置合わせ
に使用することができ、特に、イオン注入で形成した不
純物領域のように視認できないものと他のパターンとの
位置合わせを行う為のマークとして用いたり、或いは、
マスクＲＯＭのように、ユーザの希望によってプログラ
ムの為のイオン注入箇所を変える必要があるものでは、
その種類を判別する為のマークとして用いることができ
る。

〔実施例〕

第５図及び第６図は本発明一実施例を解説する為の工程
要所に於ける半導体装置の要部平面図を表し、以下、こ
れ等の図を参照しつつ説明する。

尚、第７図乃至第９図に於いて用いた記号と同記号は同
部分を示すか或いは同じ意味を持つものとする。また、
この場合もＮＡＮＤ型マスクＲＯＭを対象としている。

第５図参照 （１）例えばＬＯＣＯ３法を適用することに依り、シリ
コン半導体基板に例えば二酸化シリコンからなる分離膜
１を形成し、各分離膜１の間をトランジスタ領域２とす
る。

（２）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、マスクＲＯＭとし
てプログラムする為のチャネル・ドーピングを行う際の
マスクとなるフォト・レジスト膜を形成する。

図では、簡明にする為、不純物を導入する為にフォト・
レジスト膜に形成された開口３及びプログラムの種類を
判別する記号のパターンをもつ開口３′のみを示しであ
る。

この場合、開口３及び３′を形成する為のマスクを用い
るが、そのマスクを設置する為の位置合わせは分離膜１
に対して実施する。

（３）　　イオン注入法を適用することに依り、例えば
ドーズ量をｌＸ１０１３（印−２〕、また、加速エネル
ギを７０（ＫｅＶ）としてＡｓイオンの打ち込みを行う
。

第６図参照 （４）　　開口３及び３′を有するフォト・レジスト膜
を除去してから、エッチャントを希釈フッ酸とする浸漬
法することに依って表面クリーニングの為のエツチング
を行う。

これに依り、分離膜１上にはプログラムの種類を判別す
る為のマークＩＢが刻設される。

（５）ゲート絶縁膜（図示せず）、ゲート電極４、その
他を形成して完成する。

この場合、マークＩＢは、その形状の如何に依って、プ
ログラムの種類を判別するのみでなく、マーク位置合わ
せの為にも用いることができることは云うまでもない。

〔発明の効果〕

本発明に依る半導体装置の製造方法に於いては、シリコ
ン半導体基板や多結晶シリコン膜にｎ型不純物を５　Ｘ
　１０１４（ｃｍ−”）以上イオン注入してから酸化を
行うと、ｎ型不純物をイオン注入した部分では増速酸化
が発生し、従って、その部分では酸化膜が厚くなって段
差が生成され、また、酸化膜からなる分離膜に不純物を
Ｉ　Ｘ　１０１３（ｃｍ−”）以上イオン注入してから
エツチングを行うと、ｎ型不純物をイオン注入した部分
ではエツチング・レートが増加し、従って、その部分で
は分離膜が選択的に薄くなって段差が生成される。

そのようにして形成された段差は、マスクの位置合わせ
に使用することができ、特に、イオン注人で形成した不
純物領域のように視認できないものと他のパターンとの
位置合わせを行う為のマークとして用いたり、或いは、
マスクＲＯＭのように、ユーザの希望によってプログラ
ムの為のイオン注入箇所を変える必要があるものでは、
その種類を判別する為のマークとして用いることができ
、そして、この手段を採った場合、マーク形成に伴う工
程数の増加、コスト上昇、ターン・アラウンド・タイム
の増加などは皆無である。

【図面の簡単な説明】

第１図乃至第４図は本発明の詳細な説明する為の工程要
所に於ける半導体装置の要部切断側面図、第５図及び第
６図は本発明一実施例を説明する為の工程要所に於ける
半導体装置の要部平面図、第７図乃至第９図は従来例を
説明する為の工程要所に於ける半導体装置の要部平面図
をそれぞれ表している。 図に於いて、１１はシリコン半導体基板、１２は分離膜
、１２Ａは凹所、１３はフォト・レジスト膜、１３Ａは
開口、１４は酸化膜、１４Ａは厚い酸化膜をそれぞれ示
している。

Claims (2)

【特許請求の範囲】
1. （１）半導体装置を構成する不純物領域を形成する為の
   イオン注入を行う際に素子形成領域外のシリコン半導体
   基板表面に位置合わせマーク或いは種類判別マークとし
   て使用可能なパターンを形成する為のイオン注入を行う
   工程と、 次いで、熱酸化を行って該イオン注入を行った部分に前
   記マークとして使用可能なパターンの段差をもつ酸化膜
   を形成する工程と を含んでなることを特徴とする半導体装置の製造方法。
2. （２）半導体装置を構成する不純物領域を形成する為の
   イオン注入を行う際に二酸化シリコンからなる分離膜表
   面に位置合わせマーク或いは種類判別マークとして使用
   可能なパターンを形成する為のイオン注入を行う工程と
   、 次いで、該二酸化シリコンからなる分離膜のエッチング
   を行って該イオン注入を行った部分に前記マークとして
   使用可能なパターンの段差を形成する工程と を含んでなることを特徴とする半導体装置の製造方法。