JPH09129836A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH09129836A
JPH09129836A JP8265229A JP26522996A JPH09129836A JP H09129836 A JPH09129836 A JP H09129836A JP 8265229 A JP8265229 A JP 8265229A JP 26522996 A JP26522996 A JP 26522996A JP H09129836 A JPH09129836 A JP H09129836A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
mask
substrate
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8265229A
Other languages
English (en)
Other versions
JP3875750B2 (ja
Inventor
Martin Dr Rer Nat Kerber
ケルバー マルチン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH09129836A publication Critical patent/JPH09129836A/ja
Application granted granted Critical
Publication of JP3875750B2 publication Critical patent/JP3875750B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 例えばフィールドプレート形絶縁トランジス
タの製造に有利な方法を提供する。 【解決手段】 基板１上に第１の絶縁層２、ドープ可能
層３及び犠牲層４を施す。第１のマスク１１により犠牲
層４の第１の領域を縁部４ａの形成下に除去し、それに
より露出されたドープ可能層３の第１の領域をその下に
ある基板１と共に同時にドープし、第１のウェル５を形
成する。同様にして第２のウェル６を形成するが、その
際縁部４ａは第２のマスク１１に必要な調整マークの作
用をする。第２のウェル６のドーピング後初めて第２の
絶縁層８を施し、これを引続き絶縁トランジスタの形成
のためパターン化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】フィールドプレート形絶縁トランジスタ
は、基板内で隣接しており相補形のドーピング原子でド
ープされている２つのウェルを相互に絶縁する作用をす
る半導体装置である。またこのトランジスタはいわゆる
ＬＯＣＯＳ絶縁に対して備えられてもよい。絶縁トラン
ジスタによりウェル間の寄生ＭＯＳトランジスタの発生
は阻止される。更にこの絶縁トランジスタはウェル間に
配設され、基板の上方の薄いゲート酸化物上に、ドープ
可能層からなりかつ両方のウェルの上方を覆ういわゆる
フィールドプレートを有している。ウェルの上方にある
フィールドプレートの領域はそれぞれその下にあるウェ
ルと同じ導電形のキャリアでドープされており、それぞ
れのウェルと同じ電位を有する。その上方に延びる導体
路からフィールドプレートを絶縁するため、絶縁トラン
ジスタはフィールドプレートの上方に厚いフィールド酸
化物層を有する。
【０００３】フィールドプレート形絶縁トランジスタの
製造は、まずウェルを基板内に形成し、引続き絶縁トラ
ンジスタの製造にとって必要な層を形成するようにして
行うことができる。
【０００４】ドイツ連邦共和国特許出願公開第１９５２
６５６８号明細書には、ウェル及び相応するフィールド
プレートの領域の一方をそれぞれ一工程でドーピングす
るフィールドプレート形絶縁トランジスタの製造方法が
記載されている。その際各フィールドプレート領域のド
ーピング濃度はその下にあるウェルの濃度に相当し従っ
て濃度が比較的低いため、フィールドプレートは一体に
形成可能である。上記出願明細書には、フィールドプレ
ート形絶縁トランジスタを製造するためまずゲート酸化
物層、フィールドプレート層及びフィールド酸化物層を
施し、これらを引続きパターン化することが記載されて
いる。引続きイオン注入によりウェルの一方及びその上
にあるフィールドプレート領域をそれぞれ同時にドープ
し、その際絶縁トランジスタの下方にあるウェルの領域
はフィールド酸化物層を通してドープされる。従ってこ
の方法は、フィールドプレートの下も（従って厚いフィ
ールド酸化物層の下にも）ウェルの十分に深いドーピン
グを達成する注入ドーピングを行うために極めて大きな
エネルギーを必要とするという欠点を有する。しかしウ
ェルは、装置の絶縁耐性が過少にならないように十分深
いものである必要がある。
【０００５】
【発明が解決しようとする課題】本発明の課題は、有利
な半導体装置、例えば有利なフィールドプレート形絶縁
トランジスタ及びその改良された製造方法を提供するこ
とにある。
【０００６】
【課題を解決するための手段】これらの課題は、本発明
の請求項１に記載の半導体装置及び請求項３に記載の製
造方法により解決される。本発明によれば従来の技術に
はない犠牲層が備えられる。第１のマスク処理で犠牲層
の第１の領域を除去することにより、第２のマスク処理
を実施する際の調整点として使用される犠牲層の縁部が
形成される。
【０００７】本発明は、半導体装置の製造のため処理工
程を行う際にその完成半導体装置に規定された電気的機
能にとって必要なパターンにより形成される調整マーク
を使用することのできないあらゆる半導体装置に使用す
ることができる。実際には本発明の犠牲層は半導体装置
の電気的機能に必要なものではなく、即ち例えばこの犠
牲層は回路技術上必要なものとして備えられるものでは
なく、また異なる層の相互の絶縁に使用されるものでも
なく、むしろ完成された半導体装置は犠牲層が存在する
ことに無関係に機能する。犠牲層は単に半導体装置の製
造の際に必要なだけであり、その際必要な製造工程を所
望の順序で実施することを可能にする。本発明は、電気
的機能に必要なパターンを形成するための製造工程を連
続して実施することを可能にする。これらのパターンに
適当な調整マークがないため電気的機能に関係のない犠
牲層がなければ連続して行うことは不可能であろう。
【０００８】本発明により、半導体装置がフィールドプ
レート形絶縁トランジスタである場合、既にドープ可能
層（又はフィールドプレート層）の上方の第２の絶縁層
（例えばフィールド酸化物層）を施す前にドーピングを
ドープ可能層及びその下にあるウェルに行うことが可能
となる。犠牲層は第２のマスク処理を第１のマスク処理
に対して調整し、又は第２のウェル及びドープ可能層の
第２の領域を第１のウェル及びドープ可能層の第１の領
域に対して調整することを可能にするために必要であ
る。
【０００９】第２の絶縁層を施す前に、従って薄い第１
の絶縁層及びドープ可能層を通してだけウェルをドーピ
ングすることにより、全ての部分に十分なウェルの深さ
（ドープ可能層の下にも）を達成するのに、上記の従来
技術と比較して僅かなエネルギーだけで注入ドーピング
を行うことを可能にする。ウェルの深さは本発明方法を
使用した場合半導体装置の内部及び外部でほぼ同じであ
るため、均質な横方向のドーパント分布が達成される。
【００１０】これに対して上記の従来技術では、ドーピ
ングは完成（既に第２の絶縁層を有している）絶縁トラ
ンジスタをマスク処理によりパターン化してから行われ
る。その後のウェルを形成するための２つのマスク処理
の調整には既にパターン化された絶縁トランジスタが使
用される。その際ドーピングは厚い第２の絶縁層を通し
て行われ、従ってフィールドプレート形絶縁トランジス
タの下方の均質な横方向のドーパント分布が妨げられ
る。
【００１１】本発明の他の実施態様によれば、第２のマ
スク処理を行う際犠牲層のウェブをこれまで既に除去さ
れた犠牲層の第１と第２の領域間に生じさせ、それによ
りその後の第２の絶縁層の全面的被着の際に、このウェ
ブの上方の第２の絶縁層内に隆起部が形成される。この
隆起部は半導体装置のパターン化のための第３のマスク
処理を調整する作用をする。
【００１２】露光装置の視界内にある複数の同種の本発
明による半導体装置を一つの基板上に形成する必要のあ
る場合には、全ての半導体装置の各製造工程に唯一のマ
スクを同時に使用することで十分である。更に第２のマ
スク処理の調整に第１のマスク処理により生じる２つの
縁部のみを使用すること（一平面の調整には常に２つの
調整マークが必要である）が可能である。更に露光装置
の視界毎に半導体装置が２つだけある場合、第３のマス
ク処理の調整のため第２の絶縁層に隆起部を形成するに
は本発明による犠牲層のウェブを１つ設けるだけで十分
である。本発明による犠牲層のウェブが存在しない場
合、ウェルは直接互いに隣接することになり、双方の間
隔がなくなりかねない。
【００１３】
【実施例】本発明の一実施例を本発明にとって重要な処
理工程のみを図解する図１乃至図４に基づき以下に詳述
する。その際フィールドプレート形絶縁トランジスタで
ある半導体装置の製造について説明する。
【００１４】図１において例えば主としてシリコンを含
む基板１上に、半導体装置又はフィールドプレート形絶
縁トランジスタのゲート酸化物を形成するための第１の
絶縁層２を施す。その上に例えばシリコンからなるドー
プ可能層３（この場合フィールドプレート層）及び例え
ば酸化物（例えばＴＥＯＳ（テトラエチルオルトシリケ
ート））からなる犠牲層４を形成する。第１のマスク１
０で犠牲層４の一部が覆われ、例えばエッチングにより
マスク１０により覆われていない犠牲層４の第１の領域
を除去する。このようにしてその下にあるドープ可能層
３の第１の領域が露出される。引続き第１のドーピング
（例えばイオン注入による）によりドープ可能層３の第
１の領域並びにその下にある基板１の部分を第１の導電
形のキャリアでドープし、それにより基板１内に第１の
ウェル５が形成される。
【００１５】図２に示すように、第１のウェル５の導電
形を補う導電形で第２のウェル６を形成するために、第
２のマスク１１によりドープ可能層３の第１の領域（こ
れは既に第１のマスク１０を使用してドープされてい
る）を覆う。この場合図１に見られる犠牲層４の縁部４
ａ（これは犠牲層４の第１の領域の除去により生じる）
が第２のマスク１１の調整に使用される。図２の第２の
マスク１１はドープ可能層３の第１の領域のみならず、
この箇所でまだ除去されていない犠牲層４に接する部分
（後述する工程の実施後ウェブ７の形を有している）も
覆い、即ち図１による措置に相応して第２のマスク１１
により覆われていない犠牲層４の第２の領域を除去す
る。それによりその下にあるドープ可能層３の第２の領
域が露出され、この領域は図１と同様にその下にある基
板１の部分と共に同時に第２の導電形のキャリアでドー
プされる。こうして基板１内に第２のウェル６が形成さ
れる。
【００１６】図３に示すように、引続き例えばフィール
ド酸化物層であってもよい第２の絶縁層８を全面的に施
す。本発明のこの実施例の場合に存在するウェブ７によ
りほぼ一定の厚さを有するこの第２の絶縁層８の析出の
際にウェブ７の上方に隆起部９が第２の絶縁層８内に形
成される。
【００１７】図４に示すように、この隆起部９は引続き
絶縁トランジスタのパターン化に使用される第３のマス
ク１２を調整する作用をし、このマスク１２は第２の絶
縁層８の絶縁トランジスタが形成される部分を覆う。第
３のマスク１２により覆われていない第１の絶縁層２、
ドープ可能層３並びに第２の絶縁層８の領域は更に例え
ば異方性エッチングにより基板１に対して選択的に除去
可能である。
【００１８】ドープ可能層３の種々にドープされている
領域は、構成要素として絶縁トランジスタを有する集積
回路の作動中にそれぞれその下にあるウェル５、６と同
じ電位で接続されているべきである。そのために絶縁ト
ランジスタの製造後両方のウェル５、６のそれぞれの間
にそれぞれその上にあるドープ可能層３の領域との電気
的接続が形成されると有利である。これは図４に示され
ているパターン化の後に行われる。この種の接続を形成
する方法は当業者には公知である。
【図面の簡単な説明】
【図１】本発明による半導体装置の基板内に第１のウェ
ルを形成する工程の説明図。
【図２】ウェブ及び第２のウェルを形成する工程の説明
図。
【図３】隆起部を有する第２の絶縁層８を全面的に施す
工程の説明図。
【図４】第３のマスクにより絶縁トランジスタが形成さ
れる部分を覆う工程の説明図。
【符号の説明】
１ 基板 ２ 第１の絶縁層 ３ ドープ可能層 ４ 犠牲層 ４ａ 犠牲層の縁部 ５ 第１のウェル ６ 第２のウェル ７ ウェブ ８ 第２の絶縁層 ９ 隆起部 １０ 第１のマスク １１ 第２のマスク

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置がその製造工程において使用
    されるマスク（１１）を調整する作用をする縁部（４
    ａ）を備えた犠牲層（４）を有しており、半導体装置に
    規定された電気的機能がこの犠牲層（４）とは無関係で
    あるようにすることを特徴とする半導体装置。
  2. 【請求項２】 犠牲層（４）がウェブ（７）を有してお
    り、犠牲層（４）の下方にある基板（１）内にウェブ
    （７）の両側にそれぞれ互いに逆の導電形にドープされ
    たウェル（５、６）が配設されていることを特徴とする
    請求項１記載の半導体装置。
  3. 【請求項３】 基板（１）上に順次第１の絶縁層
    （１）、ドープ可能層（３）及び犠牲層（４）を施し、
    第１のマスク（１０）を使用して犠牲層（４）の第１の
    領域を除去し、それによりそこに縁部（４ａ）を形成
    し、こうして露出されたドープ可能層（３）の第１の領
    域並びにその下にある基板（１）を第１の導電形のキャ
    リアでドープし、それにより基板（１）内に第１のウェ
    ブ（５）を形成し、第２のマスク（１１）を使用して犠
    牲層（４）の第２の領域を除去し、その際その縁部（４
    ａ）は第２のマスク（１１）を調整する作用をするよう
    にし、こうして露出されたドープ可能層（３）の第２の
    領域並びにその下にある基板（１）を第２の導電形のキ
    ャリアでドープし、それにより基板（１）内に第２のウ
    ェル（６）を形成することを特徴とする請求項１記載の
    半導体装置の製造方法。
  4. 【請求項４】 第２のマスク（１１）処理を行う際に犠
    牲層（４）の第１と第２の領域間にウェブ（７）を残留
    させることを特徴とする請求項３記載の方法。
  5. 【請求項５】 第２の絶縁層（８）を施し、ウェブ
    （７）の上方の第２の絶縁層（８）に隆起部（９）を形
    成することを特徴とする請求項４記載の方法。
  6. 【請求項６】 半導体装置で全面的に覆われる領域の外
    側で第１の絶縁層（２）、ドープ可能層（３）及び第２
    の絶縁層（８）を基板（１）の表面から除去し、その際
    隆起部（９）が第３のマスク（１２）を調整する作用を
    するようにして、半導体装置を第３のマスク（１２）処
    理でパターン化することを特徴とする請求項５記載の方
    法。
  7. 【請求項７】 ドープ可能層（３）としてシリコン層を
    使用することを特徴とする請求項３乃至６の１つに記載
    の方法。
  8. 【請求項８】 犠牲層（４）として酸化物層を使用する
    ことを特徴とする請求項３乃至７の１つに記載の方法。
JP26522996A 1995-09-19 1996-09-13 半導体装置の製造方法 Expired - Fee Related JP3875750B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19534784A DE19534784C1 (de) 1995-09-19 1995-09-19 Halbleiter-Schaltungselement und Verfahren zu seiner Herstellung
DE19534784.6 1995-09-19

Publications (2)

Publication Number Publication Date
JPH09129836A true JPH09129836A (ja) 1997-05-16
JP3875750B2 JP3875750B2 (ja) 2007-01-31

Family

ID=7772598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26522996A Expired - Fee Related JP3875750B2 (ja) 1995-09-19 1996-09-13 半導体装置の製造方法

Country Status (8)

Country Link
US (1) US5962901A (ja)
EP (1) EP0764983B1 (ja)
JP (1) JP3875750B2 (ja)
KR (1) KR100279956B1 (ja)
AT (1) ATE209395T1 (ja)
DE (2) DE19534784C1 (ja)
HK (1) HK1003548A1 (ja)
TW (1) TW353793B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368970B1 (en) * 2000-08-24 2002-04-09 Infineon Technologies Ag Semiconductor configuration and corresponding production process
TW200509123A (en) * 2003-08-07 2005-03-01 Matsushita Electric Ind Co Ltd Optical information recording medium and a method of manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3724065A (en) * 1970-10-01 1973-04-03 Texas Instruments Inc Fabrication of an insulated gate field effect transistor device
JPS6197859A (ja) * 1984-10-18 1986-05-16 Matsushita Electronics Corp 相補型ｍｏｓ集積回路の製造方法
US5190886A (en) * 1984-12-11 1993-03-02 Seiko Epson Corporation Semiconductor device and method of production
JPH0722179B2 (ja) * 1985-12-27 1995-03-08 日本電気株式会社 半導体ウエ−ハの位置合せマ−クの形成方法
US4690730A (en) * 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation
US4893163A (en) * 1988-03-28 1990-01-09 International Business Machines Corporation Alignment mark system for electron beam/optical mixed lithography
JPH0265254A (ja) * 1988-08-31 1990-03-05 Toshiba Corp 半導体装置
JPH02172253A (ja) * 1988-12-24 1990-07-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
US4992394A (en) * 1989-07-31 1991-02-12 At&T Bell Laboratories Self aligned registration marks for integrated circuit fabrication
JPH081930B2 (ja) * 1989-09-11 1996-01-10 株式会社東芝 半導体装置の製造方法
US5214305A (en) * 1990-08-28 1993-05-25 United Microelectronics Corporation Polycide gate MOSFET for integrated circuits
US5237188A (en) * 1990-11-28 1993-08-17 Kabushiki Kaisha Toshiba Semiconductor device with nitrided gate insulating film
JPH04286361A (ja) * 1991-03-15 1992-10-12 Sony Corp 固体撮像装置
DE69229842T2 (de) * 1991-03-27 2000-04-20 Fujitsu Ltd Halbleiterspeicheranordnung mit einem Dünnschichttransistor und Herstellungsmethode für selben
DE4214302C2 (de) * 1991-05-03 2000-01-13 Hyundai Electronics Ind Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen
DE69332006T2 (de) * 1992-03-25 2002-11-28 Texas Instruments Inc Planares Verfahren unter Verwendung von gemeinsamen Ausrichtungsmarken für die Wannenimplantierungen
JP2809253B2 (ja) * 1992-10-02 1998-10-08 富士電機株式会社 注入制御型ショットキーバリア整流素子
US5486715A (en) * 1993-10-15 1996-01-23 Ixys Corporation High frequency MOS device
US5397715A (en) * 1993-10-21 1995-03-14 Micrel, Incorporated MOS transistor having increased gate-drain capacitance
JPH07176639A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体集積回路装置及びその製造方法
US5455444A (en) * 1994-04-22 1995-10-03 United Microelectronics Corporation Double polysilicon electrostatic discharge protection device for SRAM and DRAM memory devices

Also Published As

Publication number Publication date
US5962901A (en) 1999-10-05
KR970018713A (ko) 1997-04-30
DE59608249D1 (de) 2002-01-03
EP0764983A2 (de) 1997-03-26
DE19534784C1 (de) 1997-04-24
JP3875750B2 (ja) 2007-01-31
HK1003548A1 (en) 1998-10-30
ATE209395T1 (de) 2001-12-15
TW353793B (en) 1999-03-01
EP0764983A3 (de) 1997-04-02
EP0764983B1 (de) 2001-11-21
KR100279956B1 (ko) 2001-02-01

Similar Documents

Publication Publication Date Title
KR100592401B1 (ko) 실리콘 카바이드내의 자기 정렬된 전력 전계 효과트랜지스터
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
US5286673A (en) Method for forming position alignment marks in a manufacturing SOI device
JPH04229616A (ja) 半導体層構造に開口を製造する方法
KR19980054327A (ko) 반도체 소자 및 그 제조방법
JPH1145874A (ja) 半導体装置の製造方法
JP3875750B2 (ja) 半導体装置の製造方法
JP2935083B2 (ja) 薄膜トランジスタの製造方法
US4288910A (en) Method of manufacturing a semiconductor device
US5620911A (en) Method for fabricating a metal field effect transistor having a recessed gate
KR19990071113A (ko) 반도체 소자의 제조방법
KR100451042B1 (ko) 반도체소자의콘택형성방법
KR20020066585A (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100273314B1 (ko) 반도체 장치 제조방법
KR100257753B1 (ko) 반도체 장치의 콘택 패드 형성방법
US4138781A (en) Method for manufacturing semiconductor device
KR960016236B1 (ko) 반도체 장치의 자기 정렬형 콘택 제조방법
KR100486755B1 (ko) 반도체 메모리장치의 미세배선 형성방법
KR100443519B1 (ko) 반도체 소자의 제조 방법
KR100258202B1 (ko) 반도체 장치의 제조 방법
KR100219047B1 (ko) 반도체 소자의 마스크 롬 제조방법
KR100260488B1 (ko) 전계 효과 트랜지스터 제조방법
JPH04290419A (ja) 半導体装置の製造方法
KR19980026069A (ko) 반도체 장치의 커패시터 제조 방법
KR19990003914A (ko) 반도체 장치의 자기정렬 콘택홀 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061027

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350