KR970018713A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR970018713A
KR970018713A KR1019960040465A KR19960040465A KR970018713A KR 970018713 A KR970018713 A KR 970018713A KR 1019960040465 A KR1019960040465 A KR 1019960040465A KR 19960040465 A KR19960040465 A KR 19960040465A KR 970018713 A KR970018713 A KR 970018713A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
mask
reactive
substrate
Prior art date
Application number
KR1019960040465A
Other languages
English (en)
Other versions
KR100279956B1 (ko
Inventor
마르틴 케르버
Original Assignee
알베르트 발도르프, 롤트 옴케
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알베르트 발도르프, 롤트 옴케, 지멘스 악티엔게젤샤프트 filed Critical 알베르트 발도르프, 롤트 옴케
Publication of KR970018713A publication Critical patent/KR970018713A/ko
Application granted granted Critical
Publication of KR100279956B1 publication Critical patent/KR100279956B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/765Making of isolation regions between components by field effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 방법은 반도체 장치, 예컨데 마그네토 레지스터-절연 트랜지스터의 제조시 기판(1)에 있는 2개의 상보형 웰(5), (6)의 상대편 절연을 위해 적합하다. 기판(1)상에 제1 절연층(2), 도핑가능한 층(3) 및 래액티브 층(4)을 제공한다. 제1 마스크(10)를 이용해서, 에지(4a)의 형성 하에 리액티브 층(4)의 제1 영역을 제거하고 이로 인해 노출된 도핑가능한 층(3)의 제1 영역을 그것 아래 놓인 기판(1)과 동시에 도핑 함으로써, 제1 웰(5)을 만든다. 유사하게, 제2 웰을 만든다. 이 경우, 에지(4a)를 제2 마스크(11)의 조정 마크로서 사용한다. 도핑 후에야 제2 절연층(8)을 제공하며, 후속해서 상기 절연층(8)을 구조화함으로써 절연 트랜지스터를 만든다. 바람직하게는, 절연 트랜지스터의 하부에서 주입 도핑에 의해 충분히 깊은 웰을 만드는데 있어서, 제2 절연층(8)의 제공 후에야 도핑이 이루어지는 경우보다 적은 에너지가 필요하다.

Description

반도체 장치 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 제조 방법의 단계를 나타낸 단면도.

Claims (8)

  1. 반도체 장치의 제조 공정 동안 마스크(11)의 조정을 위해 사용되는 한 에지(4a)를 가진 리액티브 층(4)을 포함하고, 반도체 장치의 적합한 전기적 기능이 리액티브 층(4)과 무관한 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 리액티브 층(4)이 스트립(7)의 형상을 가지며, 리액티브 층(4)의 하부에 있는 기판(1)에서 서로 반대 도전형의 도핑 웰(5 6)이 스트립(7)의 양 측면에 배치되는 것을 특징으로 하는 반도체 장치.
  3. 제1 절연층(2), 도핑가능한 층(3) 및 리액티브 층(4)을 차례로 기판(1) 상에 제공하는 단계, 제1 마스크(10)를 이용해서 리액티브 층(4)의 제1 영역을 제거함으로써, 에지(4a)를 만드는 단계, 이로 인해 노출된 도핑가능한 층(3)의 제1 영역 및 그것 아래 놓인 기판(1)을 제1 도전형의 전하 담체로 도핑 함으로써, 기판(1)에 제1 웰(5)을 만드는 단계, 제2 마스크(11)를 이용해서, 리액티브 층(4)의 제2 영역을 제거하며, 이 때 그것의 에지(4a)를 제2 마스크(11)를 조정하는데 사용하는 단계, 이로 인해 노출된 도핑가능한 층(3)의 제2 영역 및 그것 아래 놓인 기판(1)을 제2 도전형의 전하 담체로 도핑함으로써, 기판(1)에 제2 웰(6)을 만드는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 제2 마스크(11)을 만들 때, 리액티브 층(4)의 제1 영역과 제2 영역 사이에 리액티브 층(4)의 스트립을 남기는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 제2 절연층(8)을 제공하며, 이 때 스트립(7) 위에 제2 절연층(8)의 융기부(9)가 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 반도체 장치가 연장된 영역의 외부에서 기판(1)의 표면으로부터 제1 절연층(2), 도핑가능한 층(3) 및 제2 절연층(8)을 제거하는 방식으로 제3 마스크(12)를 이용해서 반도체 장치를 구조화하며, 이때 융기부(9)를 제3 마스크(12)를 조정하는데 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제3항 내지 6항 중 어느 한 항에 있어서, 실리콘층을 도핑가능한 층(3)으로 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제3항 내지 7항 중 어느 한 항에 있어서, 산화물층을 리액티브층(4)으로 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960040465A 1995-09-19 1996-09-18 반도체 장치의 제조 방법 KR100279956B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19534784.6 1995-09-19
DE19534784A DE19534784C1 (de) 1995-09-19 1995-09-19 Halbleiter-Schaltungselement und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
KR970018713A true KR970018713A (ko) 1997-04-30
KR100279956B1 KR100279956B1 (ko) 2001-02-01

Family

ID=7772598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960040465A KR100279956B1 (ko) 1995-09-19 1996-09-18 반도체 장치의 제조 방법

Country Status (8)

Country Link
US (1) US5962901A (ko)
EP (1) EP0764983B1 (ko)
JP (1) JP3875750B2 (ko)
KR (1) KR100279956B1 (ko)
AT (1) ATE209395T1 (ko)
DE (2) DE19534784C1 (ko)
HK (1) HK1003548A1 (ko)
TW (1) TW353793B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368970B1 (en) * 2000-08-24 2002-04-09 Infineon Technologies Ag Semiconductor configuration and corresponding production process
TW200509123A (en) * 2003-08-07 2005-03-01 Matsushita Electric Ind Co Ltd Optical information recording medium and a method of manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3724065A (en) * 1970-10-01 1973-04-03 Texas Instruments Inc Fabrication of an insulated gate field effect transistor device
JPS6197859A (ja) * 1984-10-18 1986-05-16 Matsushita Electronics Corp 相補型mos集積回路の製造方法
US5190886A (en) * 1984-12-11 1993-03-02 Seiko Epson Corporation Semiconductor device and method of production
JPH0722179B2 (ja) * 1985-12-27 1995-03-08 日本電気株式会社 半導体ウエ−ハの位置合せマ−クの形成方法
US4690730A (en) * 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation
US4893163A (en) * 1988-03-28 1990-01-09 International Business Machines Corporation Alignment mark system for electron beam/optical mixed lithography
JPH0265254A (ja) * 1988-08-31 1990-03-05 Toshiba Corp 半導体装置
JPH02172253A (ja) * 1988-12-24 1990-07-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
US4992394A (en) * 1989-07-31 1991-02-12 At&T Bell Laboratories Self aligned registration marks for integrated circuit fabrication
JPH081930B2 (ja) * 1989-09-11 1996-01-10 株式会社東芝 半導体装置の製造方法
US5214305A (en) * 1990-08-28 1993-05-25 United Microelectronics Corporation Polycide gate MOSFET for integrated circuits
KR940011483B1 (ko) * 1990-11-28 1994-12-19 가부시끼가이샤 도시바 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스
JPH04286361A (ja) * 1991-03-15 1992-10-12 Sony Corp 固体撮像装置
EP0510370B1 (en) * 1991-03-27 1999-08-25 Fujitsu Limited Semiconductor memory device having thin film transistor and method of producing the same
DE4214302C2 (de) * 1991-05-03 2000-01-13 Hyundai Electronics Ind Verfahren zur Herstellung einer CMOS-Struktur mit Doppelwannen
EP0562309B1 (en) * 1992-03-25 2002-06-12 Texas Instruments Incorporated Planar process using common alignment marks for well implants
JP2809253B2 (ja) * 1992-10-02 1998-10-08 富士電機株式会社 注入制御型ショットキーバリア整流素子
US5486715A (en) * 1993-10-15 1996-01-23 Ixys Corporation High frequency MOS device
US5397715A (en) * 1993-10-21 1995-03-14 Micrel, Incorporated MOS transistor having increased gate-drain capacitance
JPH07176639A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体集積回路装置及びその製造方法
US5455444A (en) * 1994-04-22 1995-10-03 United Microelectronics Corporation Double polysilicon electrostatic discharge protection device for SRAM and DRAM memory devices

Also Published As

Publication number Publication date
HK1003548A1 (en) 1998-10-30
DE59608249D1 (de) 2002-01-03
EP0764983B1 (de) 2001-11-21
DE19534784C1 (de) 1997-04-24
JP3875750B2 (ja) 2007-01-31
JPH09129836A (ja) 1997-05-16
US5962901A (en) 1999-10-05
TW353793B (en) 1999-03-01
EP0764983A2 (de) 1997-03-26
ATE209395T1 (de) 2001-12-15
KR100279956B1 (ko) 2001-02-01
EP0764983A3 (de) 1997-04-02

Similar Documents

Publication Publication Date Title
KR950021772A (ko) 적어도 하나의 모오스(mos) 트랜지스터를 구비한 집적회로의 제조방법
KR960026951A (ko) 트랜지스터 및 그 제조 방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
KR970063780A (ko) 트랜지스터 제조방법
KR970018713A (ko) 반도체 장치 및 그 제조 방법
KR960012302A (ko) Soi형 반도체장치 및 그 제조방법
KR970008575A (ko) 상보형 mos 트랜지스터의 제조방법
KR970004070A (ko) 리세스 된 게이트 전극을 갖는 반도체장치 및 그 제조방법
KR960026448A (ko) 트랜지스터 제조 방법
KR100281549B1 (ko) 폴리실리콘막 패턴 형성방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR960036145A (ko) 고집적 박막 트랜지스터 및 그 제조 방법
KR970003937A (ko) 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법
KR960009204A (ko) 이피롬의 제조방법
KR930015074A (ko) 박막 트랜지스터 및 그 제조방법
KR920015639A (ko) 반도체 트랜지스터의 제조방법
KR970053030A (ko) 전계효과트랜지스터 제조 방법
KR920010827A (ko) 반도체 장치의 소자격리 방법
KR970054178A (ko) 에스-램 셀(s-ram cell)의 제조방법
KR950021781A (ko) 반도체 소자의 게이트 측벽 스페이서 형성 방법
KR950004565A (ko) 다결정 실리콘 박막 트랜지스터와 그 제조 방법
KR920020606A (ko) 반도체장치 및 그 제조방법
KR940010375A (ko) 인헨스먼트형/디플리션형 전계효과 트랜지스터 및 그 제조방법
KR950021262A (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee