KR970054178A - 에스-램 셀(s-ram cell)의 제조방법 - Google Patents

에스-램 셀(s-ram cell)의 제조방법 Download PDF

Info

Publication number
KR970054178A
KR970054178A KR1019950055621A KR19950055621A KR970054178A KR 970054178 A KR970054178 A KR 970054178A KR 1019950055621 A KR1019950055621 A KR 1019950055621A KR 19950055621 A KR19950055621 A KR 19950055621A KR 970054178 A KR970054178 A KR 970054178A
Authority
KR
South Korea
Prior art keywords
gate
buried contact
oxide film
silicon substrate
side wall
Prior art date
Application number
KR1019950055621A
Other languages
English (en)
Other versions
KR0179788B1 (ko
Inventor
강신석
Original Assignee
문정환
Lg반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg반도체 주식회사 filed Critical 문정환
Priority to KR1019950055621A priority Critical patent/KR0179788B1/ko
Publication of KR970054178A publication Critical patent/KR970054178A/ko
Application granted granted Critical
Publication of KR0179788B1 publication Critical patent/KR0179788B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 드라이브 트랜지스터의 게이트에 매몰콘택(Buried Contact)측벽을 형성하여 액세스 트랜지스터의 드레인과 매몰콘택을 형성하는 에스-램 셀의 제조방법에 관한 것으로, 상기 트랜지스터의 얼라인 마진을 향상시킴과 아울러 실리콘 기판의 손상을 방지하여 소자의 특성열화를 방지한 에스-램 셀의 제조방법을 제공하는 것을 목적으로 한다. 이에 본 발명은 필드 산화막과 게이트산화막이 형성된 실리콘 기판위에 제1게이트(Access TR)와 제2게이트(Drive TR)를 형성한 후, 상기 제1게이트와 제2게이트에 캡(CAP) 산화막을 형성하고, 포토레지스트 패턴을 이용하여 매몰콘택창을 형성한다. 이어서, 저농도 소오스/드레인 영역을 형성한 다음, 그 위에 폴리실리콘을 증착하고 에치백하여 제1게이트에는 엘디디측벽을, 제2게이트에는 매몰콘택측벽을 형성한 후, 고농도 소오스/드레인 영역을 형성하는 것을 요지로 하여 이루어진다. 따라서, 본 발명은 실리콘 기판에 손상을 주지 않고 매몰콘택을 형성할 수 있으면서도 제 1게이트와 제2케이트의 얼라인 마진이 증대되는 효과 발생한다.

Description

에스-램 셀(S-RAM CELL)의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 에스-램 레이아웃도.

Claims (6)

  1. 필드산화막과 게이트산화막이 형성된 실리콘 기판위에 제1게이트와 제2게이트를 형성하는 공정과; 상기 제1게이트와 제2게이트의 측면과 상단면에 캡(CAP) 산화막(SiO2)을 형성하는 공정과; 상기 캡 산화막과 게이트산화막의 일부를 선택적으로 식각하여 매몰콘택창을 형성하는 공정과; 상기 결과물에 이온을 주입하여 저농도 소오스/드레인 영역을 형성한 후, 그 위에 폴리실리콘을 증착하는 공정과; 상기 폴리실리콘을 에치백하여 제1게이트에는 엘디디측벽을, 제2게이트에는 매몰콘택측벽을 형성하는 공정과; 상기 결과물에 이온을 주입하여 고농도 소오스/드레인 영역을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 에스-램 셀(S-RAM CELL)의 제조방법.
  2. 제1항에 있어서, 상기 매몰콘택측벽의 하단부가 N형 실리콘 기판과 매몰콘택이 이루어진 것을 특징으로 하는 에스-램 셀(S-RAM CELL)의 제조방법.
  3. 제1항에 있어서, 상기 제1게이트와 제2게이트는 폴리실리콘으로 이루어진 것을 특징으로 하는 에스-램 셀(S-RAM CELL)의 제조방법.
  4. 제1항 또는 제3항에 있어서, 상기 캡 산화막은 화학 기상 성장법으로 증착하여 이루어진 것을 특징으로 하는 에스-램 셀(S-RAM CELL)의 제조방법.
  5. 제4항에 있어서, 상기 캡 산화막은 제1게이트와 제2게이트를 이루는 폴리실리콘을 산화시켜 형성하는 것을 특징으로 하는 에스-램 셀(S-RAM CELL)의 제조방법.
  6. 제1항에 있어서, 상기 매몰콘택창은 산화막(SiO2)이 실리콘 기판과 폴리실리콘에 대하여 선택적으로 식각되도록 하여 형성하는 것을 특징으로 하는 에스-램 셀(S-RAM CELL)의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950055621A 1995-12-23 1995-12-23 에스-램 셀의 제조방법 KR0179788B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950055621A KR0179788B1 (ko) 1995-12-23 1995-12-23 에스-램 셀의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950055621A KR0179788B1 (ko) 1995-12-23 1995-12-23 에스-램 셀의 제조방법

Publications (2)

Publication Number Publication Date
KR970054178A true KR970054178A (ko) 1997-07-31
KR0179788B1 KR0179788B1 (ko) 1999-03-20

Family

ID=19443852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055621A KR0179788B1 (ko) 1995-12-23 1995-12-23 에스-램 셀의 제조방법

Country Status (1)

Country Link
KR (1) KR0179788B1 (ko)

Also Published As

Publication number Publication date
KR0179788B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR970077363A (ko) 박막 트랜지스터 및 그 제조 방법
KR970063780A (ko) 트랜지스터 제조방법
KR970054178A (ko) 에스-램 셀(s-ram cell)의 제조방법
KR960035905A (ko) 드레인 오프셋 구조의 박막 트랜지스터 제조 방법
KR100219069B1 (ko) 반도체장치 제조방법
KR970054438A (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
KR940022796A (ko) 트랜지스터 격리방법
KR950004607A (ko) 불휘발성 반도체 메모리 제조방법
KR960036145A (ko) 고집적 박막 트랜지스터 및 그 제조 방법
KR970054501A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR950021269A (ko) 반도체 소자의 소오스/드레인 형성 방법
KR19980019855A (ko) 스태틱 랜덤 억세스 메모리 셀 및 그 제조방법
KR920011562A (ko) Ldd구조의 트랜지스터 제조방법
KR940016924A (ko) 고속소자용 트랜지스터 제조방법
KR960035902A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR930022476A (ko) 도프드 영역내 비아 홀 제조방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법
KR970023885A (ko) 모스 전계 효과 트랜지스터의 제조방법
KR960019603A (ko) 박막 트랜지스터의 제조방법
KR970054257A (ko) 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법
KR970003964A (ko) 모스 (mos) 트랜지스터 제조 방법
KR960043290A (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR950021745A (ko) 반도체 장치의 모스형 전계효과 트랜지스터(mosfet) 제조방법
KR950004565A (ko) 다결정 실리콘 박막 트랜지스터와 그 제조 방법
KR940022858A (ko) 반도체 메모리셀의 트랜지스터 제조방법 및 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee