KR970053030A - 전계효과트랜지스터 제조 방법 - Google Patents
전계효과트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR970053030A KR970053030A KR1019950050972A KR19950050972A KR970053030A KR 970053030 A KR970053030 A KR 970053030A KR 1019950050972 A KR1019950050972 A KR 1019950050972A KR 19950050972 A KR19950050972 A KR 19950050972A KR 970053030 A KR970053030 A KR 970053030A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- field effect
- effect transistor
- semiconductor substrate
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract 9
- 239000004065 semiconductor Substances 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 6
- 238000005530 etching Methods 0.000 claims abstract 3
- 238000005468 ion implantation Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract 3
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 반도체 기판 상에 절연막을 형성하는 단계; 상기 반도체 기판의 소정 부위에 제1접합영역을 형성하는 단계; 상기 제1접합영역에 오버랩된 보조막 패턴을 형성하는 단계; 전체구조 상부에 전도막을 형성하고 상기 전도막을 비등방성 전면식각하여 상기 보조막 패턴 측벽에 전도막 패턴을 형성하는 단계; 상기 보조막 패턴 및 전도막 패턴으로 덮히지 않은 상기 반도체 기판에 제2접합영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 전계효과트랜지스터 제조 방법에 관한 것으로, 사진식각공정에서 결정할 수 있는 선폭의 한계를 극복하여 서브-쿼트 미크론의 선폭을 갖는 게이트전극을 형성할 수 있어 소자의 고집적화를 앞 당길 수 있으며, 사진식각공정 장비의 개발 및 구입에 따른 비용절감 효과를 가져올 수 있다.
또한, 사진식각공정으로 게이트 전극을 형성하는 경우, 웨이퍼 전체에 걸쳐 그 크기가 달라질수 있고 크기 조절 또한 어려우나 본 발명을 사용하는 경우 게이트의 크기 조절이 자유롭고 크기의 균일도 또한 양호하게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2e도는 본 발명의 일실시예에 따른 전계효과트랜지스터 제조 공정도.
Claims (8)
- 전계효과트랜지스터 제조 방법에 있어서; 반도체 기판 상에 절연막을 형성하는 단계; 상기 반도체 기판의 소정 부위에 제1접합영역을 형성하는 단계; 상기 제1접합영역에 오버랩된 보조막 패턴을 형성하는 단계; 전체구조 상부에 전도막을 형성하고 상기 전도막을 비등방성 전면식각하여 상기 보조막 패턴 측벽에 전도막 패턴을 형성하는 단계; 상기 보조막 패턴 및 전도막 패턴으로 덮히지 않은 상기 반도체 기판에 제2접합영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로하는 전게효과트랜지스터 제조 방법.
- 제1항에 있어서; 상기 제1절연막은 게이트 산화막인 것을 특징으로 하는 전계효과트랜지스터 제조 방법.
- 제1항에 있어서; 상기 제1접합영역은 소오스 영역, 제2접합영역은 드레인 영역인 것을 특징으로 하는 전계효과트랜지스터 제조 방법.
- 제1항에 있어서; 상기 제1접합영역은 드레인 영역, 제2접합영역은 소오스 영역인 것을 특징으로 하는 전계효과트랜지스터 제조 방법.
- 제1항에 있어서; 상기 보조막은 상기 절연막 및 상기 전도막과 식각선택비를 갖는 물질인 것을 특징으로 하는 전계효과트랜지스터 제조 방법.
- 제1항에 있어서; 상기 전도막은 도핑된 폴리실리콘막 또는 폴리사이드막 또는 금속막중 어느 하나인 것을 특징으로 하는 전계효과트랜지스터 제조 방법.
- 제1항에 있어서; 상기 제및 제2접합층은 이온주입에 의해 형성하는 것을 특징으로 하는 전계효과트랜지스터 제조 방법.
- 제5항에 있어서; 상기 보조막은 질화막인 것을 특징으로 하는 전계효과트랜지스터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050972A KR0171736B1 (ko) | 1995-12-16 | 1995-12-16 | 전계효과트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050972A KR0171736B1 (ko) | 1995-12-16 | 1995-12-16 | 전계효과트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053030A true KR970053030A (ko) | 1997-07-29 |
| KR0171736B1 KR0171736B1 (ko) | 1999-03-30 |
Family
ID=19440759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950050972A KR0171736B1 (ko) | 1995-12-16 | 1995-12-16 | 전계효과트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0171736B1 (ko) |
-
1995
- 1995-12-16 KR KR1019950050972A patent/KR0171736B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0171736B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940020594A (ko) | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 | |
| KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| KR970003718A (ko) | 모스 전계 효과 트랜지스터 형성 방법 | |
| KR980006525A (ko) | 반도체장치 반도체 집적 장치 및 반도체 장치의 제조방법 | |
| KR950007141A (ko) | 반도체 박막트렌지스터 제조방법 | |
| KR930022601A (ko) | 반도체 장치의 제조방법 | |
| KR970053030A (ko) | 전계효과트랜지스터 제조 방법 | |
| KR930022481A (ko) | 다결정 실리콘 게이트를 평탄화하는 집적 회로 제조방법 | |
| KR970072491A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR970054360A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR980005882A (ko) | 모스 트랜지스터 및 그의 제조방법 | |
| KR920015641A (ko) | 전계효과 트랜지스터가 구비된 반도체 디바이스 제조방법 | |
| KR980005876A (ko) | 박막 트랜지스터 제조방법 | |
| KR970054340A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR970030905A (ko) | 트랜지스터 제조방법 | |
| KR960026450A (ko) | 반도체 소자의 mosfet 제조 방법 | |
| KR970060521A (ko) | 티에프티-엘씨디(tft-lcd) 제조방법 | |
| KR970072489A (ko) | 박막트랜지스터 제조방법 | |
| KR960026174A (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR970003937A (ko) | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 | |
| KR970018704A (ko) | 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR940010382A (ko) | 트랜지스터 제조방법 | |
| KR910020901A (ko) | 반도체 장치의 제조방법 | |
| KR970030809A (ko) | 마스크롬 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081006 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |