KR980005876A - 박막 트랜지스터 제조방법 - Google Patents
박막 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR980005876A KR980005876A KR1019960022788A KR19960022788A KR980005876A KR 980005876 A KR980005876 A KR 980005876A KR 1019960022788 A KR1019960022788 A KR 1019960022788A KR 19960022788 A KR19960022788 A KR 19960022788A KR 980005876 A KR980005876 A KR 980005876A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- forming
- thickness
- oxide film
- thin film
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 박막 트랜지스터(TFT) 제조방법을 제공하는 것으로 실리콘기판상에 질화막 패턴을 형성한 후 채널 및 소스/드레인 영역으로 사용되는 폴리실리콘층을 형성하여 채널이 굴곡지게 하므로써 채널길이를 증가시켜 소자의 전기적 특성이 향상되고, LDD 구조를 갖는 접합 영역을 형성시켜 온/오프비를 증대시킬 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a 내지 1e도는 본 발명에 따른 박막 트랜지스터 제조방법을 설명하기 위한 소자의 단면도.
Claims (5)
- 박막 트랜지스터 제조방법에 있어서, 실리콘기판상에 질화막 패턴을 형성하는 단계와, 상기 단계로부터 실리 콘기판의 전체 상부면에 제1폴리실리본층을 형성하는 단계와, 상기 단계로부터 상기 제1폴리실리콘층상에 게이트 산화막 및 제2폴리실리콘층을 순차적으로 형성한 후 불순물 이온을 주입하는 단계와, 상기 단계로부터 상기 제2폴리실리콘층 및 게이트 산화막을 순차적으로 패터닝한 후 LDD이온을 주입하여 LDD 접합영역을 형성하는 단계와, 상기 단계로부터 상기 제2폴리실리콘층의 측벽 및 상부면에 산화막이 남도록 산화막 패턴을 형성한 후 소스/드레인 접합영역 형성하는 단계로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제1항에 있어서, 상기 질화막 패턴은 LPCVD 방법으로 1300 내지 1500A의 두께로 형성되는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제1폴리실리콘층은 LPCVD 방법으로 2500 내지 3500A의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 박막 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제2폴리실리콘층은 2500 내지 3500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 박막 트랜지스터 제조방법.
- 제1항에 있어서, 상기 산화막 패턴은 실리콘기판의 전체 상부면에 산화막을 2500 내지 3000Å의 두께로 형성한 후 선택적 백 에치를 실시하여 제2폴리실리콘층의 측벽에서는 스체이서 형태로 형성되고, 상기 제2폴리실리콘층의 상부면에서는 그 두께가 80 내지 120Å으로 형성되는 것을 특징으로 하는 반도체 소자의 박막 트랜지스터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022788A KR100193896B1 (ko) | 1996-06-21 | 1996-06-21 | 박막 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022788A KR100193896B1 (ko) | 1996-06-21 | 1996-06-21 | 박막 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005876A true KR980005876A (ko) | 1998-03-30 |
| KR100193896B1 KR100193896B1 (ko) | 1999-06-15 |
Family
ID=66288254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960022788A KR100193896B1 (ko) | 1996-06-21 | 1996-06-21 | 박막 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100193896B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332769B1 (ko) * | 1999-08-31 | 2002-04-17 | 구자홍 | 디지털 방송 수신기의 초기화면 표시방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100640159B1 (ko) | 2005-03-31 | 2006-10-30 | 주식회사 하이닉스반도체 | 채널길이를 증가시킨 반도체소자 및 그의 제조 방법 |
-
1996
- 1996-06-21 KR KR1019960022788A patent/KR100193896B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332769B1 (ko) * | 1999-08-31 | 2002-04-17 | 구자홍 | 디지털 방송 수신기의 초기화면 표시방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100193896B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| KR980005876A (ko) | 박막 트랜지스터 제조방법 | |
| KR960032776A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| DE60236657D1 (de) | Em soi-substrat | |
| KR970053096A (ko) | 모스전계효과트랜지스터 제조방법 | |
| KR960015810A (ko) | 트랜지스터 제조방법 | |
| KR960043091A (ko) | 반도체장치의 제조방법 | |
| KR970054360A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR970004070A (ko) | 리세스 된 게이트 전극을 갖는 반도체장치 및 그 제조방법 | |
| KR970030905A (ko) | 트랜지스터 제조방법 | |
| KR970052835A (ko) | 코발트 실리사이드막을 이용한 트랜지스터 형성방법 | |
| KR960039218A (ko) | 반도체소자 제조방법 | |
| KR970054387A (ko) | 모스트랜지스터 제조 방법 | |
| KR960019608A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR970053030A (ko) | 전계효과트랜지스터 제조 방법 | |
| KR960036145A (ko) | 고집적 박막 트랜지스터 및 그 제조 방법 | |
| KR940016891A (ko) | 트랜지스터 및 이의 제조방법 | |
| KR970053068A (ko) | 반도체 소자의 제조방법 | |
| KR970053892A (ko) | 모스 트랜지스터 제조 방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR970008425A (ko) | 반도체 장치에 사용되는 박막 트랜지스터의 제조방법 | |
| KR960032752A (ko) | 박막트랜지스터 제조방법 | |
| KR960002793A (ko) | 트랜지스터 및 그 제조방법 | |
| KR970072489A (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090121 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |