KR970004070A - 리세스 된 게이트 전극을 갖는 반도체장치 및 그 제조방법 - Google Patents

리세스 된 게이트 전극을 갖는 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR970004070A
KR970004070A KR1019950019023A KR19950019023A KR970004070A KR 970004070 A KR970004070 A KR 970004070A KR 1019950019023 A KR1019950019023 A KR 1019950019023A KR 19950019023 A KR19950019023 A KR 19950019023A KR 970004070 A KR970004070 A KR 970004070A
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
layer
insulating
pattern
Prior art date
Application number
KR1019950019023A
Other languages
English (en)
Other versions
KR0170314B1 (ko
Inventor
이덕형
박규찬
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950019023A priority Critical patent/KR0170314B1/ko
Publication of KR970004070A publication Critical patent/KR970004070A/ko
Application granted granted Critical
Publication of KR0170314B1 publication Critical patent/KR0170314B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 리세스(recess)된 게이트전극을 갖는 반도체장치 및 그 제조방법에 관해 개시한다. 본 발명의 반도체장치는 반도체기판, 상기 반도체기판에 형성되는 필드절연막에 의해 한정된 활성영역, 상기 활성영역에 형성된 패드절연막 패턴, 상기 패드절연막 패턴사이에서 리세스(recess)된 도전층 패턴, 상기 도전층 패턴사이 및 상기 도전층 패턴과 필드영역사이에 형성된 불순물층, 상기 도전층 패턴과 불순물층사이의 계면에 형성된 절연막을 구비한다.
본 발명에 의하면, 채널길이를 증가시켜서 SCE를 억제할수 있고, 그 결과 문턱전압의 롤링 옵(rolling off)및 BVDS의 저하를 막을 수 있다. 또한 제1절연막 패턴을 형성할 때. 선폭의 변화는 드레인영역의 증감으로 귀착되므로 특성이 매우 안정적인 트랜지스터를 만들 수 있다.

Description

리세스 된 게이트 전극을 갖는 반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 및 제2J도는 본 발명에 의한 리세스(recess)된 게이트전극을 갖는 반도체장치 및 그 제조방법을 단계 별로 나타내는 도면들이다.

Claims (11)

  1. 반도체기판; 상기 반도체기판에 형성되는 필드절연막에 의해 한정된 활성영역; 상기 활성영역에 형성된 패드절연막 패턴; 상기 패드절연막 패턴사이에서 리세스(recess)된 도전층 패턴; 상기 도전층 패턴 사이 및 상기 도전층 패턴과 필드영역사이에 형성된 불순물층; 및 상기 도전층 패턴과 불순물층 사이의 계면에 형성된 절연막을 구비하는 것을 특징으로 하는 리세스(recess)된 게이트전극을 갖는 반도체장치.
  2. 제1항에 있어서, 상기 도전층 패턴은 도핑된 다결정실리콘으로 구성하는 것을 특징으로 하는 리세스(recess)된 게이트전극을 갖는 반도체장치.
  3. 제1항에 있어서, 상기 도전층 패턴중 선택된 어느 하나와 이에 인접한 양쪽 불순물층으로 트랜지스터를 구성하는 것을 특징으로 하는 리세스(recess)된 게이트전극을 갖는 반도체장치.
  4. 반도체기판 상에 필드영역을 형성하여 활성영역을 한정하는 단계; 상기 반도체기판 전면에 패드절연막을 형성하는 단계; 상기 활성영역에 형성된 패드절연막 상에 형성되고 사이사이에 골진부분을 갖는 제1절연막 패턴을 형성하는 단계; 상기 제1절연막 패턴을 갖는 반도체기판 전면에 제1도전층을 형성하는 단계; 상기 제1도전층의 골진부분에 제2절연막을 형성하는 단계: 상기 제2절연막을 식각마스크로 하고 그 사이의 상기 제1도전층, 패드절연막 및 반도체기판을 순차적으로 식각하여 소정의 깊이를 갖는 트랜치를 형성하는 단계; 상기 트랜치표면 및 제1도전층의 측벽에 제3절연막을 형성하는 단계; 상기 트랜치를 매립하는 제2도전층을 형성하는 단계; 상기 제2도전층의 표면에 제4절연막을 형성하는 단계; 상기 제1절연막 패턴 및 제2절연막을 식각하는 단계; 상기 제1도전층을 제거하는 단계; 및 상기 제2도전층 사이의 활성영역에 불순물층을 형성하는 단계르 포함하는 것을 특징으로 하는 리세스(recess)된 게이트전극을 갖는 반도체장치의 제조방법.
  5. 제4항에 있어서, 상기 제2도전층의 선폭을 한정하도록 상기 제1도전층의 두께를 형성하는 것을 특징으로 하는 리세스(recess)된 게이트전극을 갖는 반도체장치의 제조방법.
  6. 제4항에 있어서, 상기 제1 및 제2절연막은 동일한 물질로 형성하는 것을 특징으로하는 리세스(recess)된 게이트전극을 갖는 반도체장치의 제조방법.
  7. 제4항에 있어서, 상기 제1 및 제2도전층은 동일한 물질로 형성하는 것을 특징으로 하는 리세스(recess)된 게이트전극을 갖는 반도체장치의 제조방법.
  8. 제4항에 있어서, 상기 제4절연막과 상기 제1도전층과의 식각선택비가 100:1 이상으로 하는 것을 특징으로 하는 리세스(recess)된 게이트전극을 갖는 반도체장치의 제조방법.
  9. 제4항에 있어서, 상기 제1 및 제2절연막은 습식식각으로 제거하는 것을 특징으로 하는 리세스(recess)된 게이트전극을 갖는 반도체장치의 제조방법.
  10. 제4항에 있어서, 상기 제2도전층은 게이트전극으로 하는 것을 특징으로 하는 리세스(recess)된 게이트전극을 갖는 반도체장치의 제조방법.
  11. 제4항에 있어서, 상기 불순물층을 드레인 및 소오스영역을 형성하는 것을 특징으로 하는 리세스(recess)된 게이트전극을 갖는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950019023A 1995-06-30 1995-06-30 리세스 된 게이트 전극을 갖는 반도체장치의 제조방법 KR0170314B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019023A KR0170314B1 (ko) 1995-06-30 1995-06-30 리세스 된 게이트 전극을 갖는 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019023A KR0170314B1 (ko) 1995-06-30 1995-06-30 리세스 된 게이트 전극을 갖는 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970004070A true KR970004070A (ko) 1997-01-29
KR0170314B1 KR0170314B1 (ko) 1999-02-01

Family

ID=19419417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019023A KR0170314B1 (ko) 1995-06-30 1995-06-30 리세스 된 게이트 전극을 갖는 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0170314B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843713B1 (ko) * 2006-10-23 2008-07-04 삼성전자주식회사 미세 콘택홀을 갖는 반도체소자의 제조방법
KR100886004B1 (ko) * 2007-07-02 2009-03-03 삼성전자주식회사 반도체 소자 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834440B1 (ko) * 2006-11-10 2008-06-04 삼성전자주식회사 반도체 소자의 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843713B1 (ko) * 2006-10-23 2008-07-04 삼성전자주식회사 미세 콘택홀을 갖는 반도체소자의 제조방법
KR100886004B1 (ko) * 2007-07-02 2009-03-03 삼성전자주식회사 반도체 소자 제조 방법
US7989279B2 (en) 2007-07-02 2011-08-02 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Also Published As

Publication number Publication date
KR0170314B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR960043273A (ko) 버티칼(vertical) 트랜지스터 및 그 제조방법
KR970004045A (ko) 소이(soi) 구조의 모스 트랜지스터 및 그 제조방법
WO2002015280B1 (en) Thick oxide layer on bottom of trench structure in silicon
KR100871976B1 (ko) 반도체 소자 및 그 제조 방법
KR970004070A (ko) 리세스 된 게이트 전극을 갖는 반도체장치 및 그 제조방법
KR970063780A (ko) 트랜지스터 제조방법
KR970054431A (ko) 모스 트랜지스터 및 그 제조방법
KR960026450A (ko) 반도체 소자의 mosfet 제조 방법
KR100195228B1 (ko) 트렌치 소자분리 방법
KR970018697A (ko) 트렌치형 트랜지스터의 제조방법
KR920003557A (ko) 반도체 장치 및 그 방법
KR100575612B1 (ko) 모스 전계효과트랜지스터 제조방법
KR970054267A (ko) 플레쉬 메모리 소자 및 그 제조방법
KR970054244A (ko) 반도체소자의 제조방법
KR960036145A (ko) 고집적 박막 트랜지스터 및 그 제조 방법
KR19980016824A (ko) 트렌치 소자분리 방법
KR950034828A (ko) 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조
KR980005876A (ko) 박막 트랜지스터 제조방법
KR970003685A (ko) 모스 전계 효과 트랜지스터의 제조 방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법
KR950004590A (ko) 모스패트(mosfet)의 구조 및 제조방법
KR970053068A (ko) 반도체 소자의 제조방법
KR950004604A (ko) 에스오아이(soi)트랜지스터 구조 및 제조방법
KR960002793A (ko) 트랜지스터 및 그 제조방법
KR960002696A (ko) 박막트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee