KR970018697A - 트렌치형 트랜지스터의 제조방법 - Google Patents

트렌치형 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR970018697A
KR970018697A KR1019950031006A KR19950031006A KR970018697A KR 970018697 A KR970018697 A KR 970018697A KR 1019950031006 A KR1019950031006 A KR 1019950031006A KR 19950031006 A KR19950031006 A KR 19950031006A KR 970018697 A KR970018697 A KR 970018697A
Authority
KR
South Korea
Prior art keywords
nitride film
spacer
pattern
forming
gate electrode
Prior art date
Application number
KR1019950031006A
Other languages
English (en)
Inventor
김성환
김태훈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950031006A priority Critical patent/KR970018697A/ko
Publication of KR970018697A publication Critical patent/KR970018697A/ko

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

서브마이크론(sub-micron) 이하의 게이트 전극 길이를 가지며, 개선된 트랜지스터 특성을 지니는 트렌치형 게이트를 가지는 트랜지스터의 제조방법에 관해 개시한다. 본 발명은 트렌치형 트랜지스터의 제조방법에 있어서, 산화막이 형성된 반도체 기판위에 제1질화막을 형성하는 단계, 상기 제1질화막을 게이트 전극이 형성될 홈을 노출시키도록 패터닝하는 단계, 상기 제1질화막패턴위에 제2질화막을 형성한 후 이를 에치백하여 제1질화막패턴의 측면에 스페이서로 형성하는 단계, 상기 제1질화막패턴과 스페이서를 식각마스크로 하여 상기 산화막 및 반도체 기판을 식각하여 홈을 형성하는 단계, 상기 홈 내부 및 제1질화막 패턴과 스페이서위에 도전층을 형성하는 단계, 상기 도전층을 게이트 전극으로 패터닝하는 단계, 상기 제1질화막패턴과 스페이서를 제거하는 단계를 구비하는 것을 특징으로 하는 트렌치형 트랜지스터의 제조방법을 제공한다. 본 발명에 의하여 제조된 트렌치형 트랜지스터는 패턴 형성 한계 값 이하의 게이트 전극 길이를 가지고, 트랜지스터의 특성이 종래에 비해 개선된다.

Description

트렌치형 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제13도는 본 발명에 의한 트렌치형 트랜지스터의 제조방법을 나타낸 단면도들이다.

Claims (3)

  1. 트렌치형 트랜지스터의 제조방법에 있어서, 산화막이 형성된 반도체 기판위에 제1질화막을 형성하는 단계; 상기 제1질화막을 게이트 전극이 형성될 홈을 노출시키도록 패터닝하는 단계; 상기 제1질화막패턴위에 제2질화막을 형성한 후 이를 이방성식각하여 제1질화막패턴의 측면에 스페이서로 형성하는 단계; 상기 제1질화막패턴과 스페이서를 식각마스크로 하여 상기 산화막 및 반도체 기판을 식각하여 홈을 형성하는 단계; 상기 홈 내부 및 제1질화막패턴과 스페이서위에 도전층을 형성하는 단계; 상기 도전층을 게이트 전극으로 패터닝하는 단계; 상기 제1질화막패턴과 스페이서를 제거하는 단계를 구비하는 것을 특징으로 하는 트렌치형 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 제1질화막패턴과 스페이서를 제거한 후 상기 도전층패턴을 이온주입마스크로 하여 이온주입을 하여 소오스/드레인을 형성하는 단계를 더 구비하는 것을 특징으로 하는 트렌치형 트랜지스터의 제조방법.
  3. 제2항에 있어서, 상기 소오스/드레인 영역이 채널영역보다 상부에 위치하도록 이온주입을 실시하는 것을 특징으로 하는 트렌치형 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950031006A 1995-09-21 1995-09-21 트렌치형 트랜지스터의 제조방법 KR970018697A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950031006A KR970018697A (ko) 1995-09-21 1995-09-21 트렌치형 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031006A KR970018697A (ko) 1995-09-21 1995-09-21 트렌치형 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR970018697A true KR970018697A (ko) 1997-04-30

Family

ID=66615859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031006A KR970018697A (ko) 1995-09-21 1995-09-21 트렌치형 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR970018697A (ko)

Similar Documents

Publication Publication Date Title
KR960002690A (ko) 저저항 게이트전극을 갖는 반도체소자의 제조방법
KR940027104A (ko) 트랜지스터 제조방법
KR970004045A (ko) 소이(soi) 구조의 모스 트랜지스터 및 그 제조방법
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR960005896A (ko) 박막트랜지스터 제조방법
KR970018697A (ko) 트렌치형 트랜지스터의 제조방법
KR970054431A (ko) 모스 트랜지스터 및 그 제조방법
KR970004070A (ko) 리세스 된 게이트 전극을 갖는 반도체장치 및 그 제조방법
KR970008575A (ko) 상보형 mos 트랜지스터의 제조방법
KR970004069A (ko) 반도체 소자의 트랜지스터 제조방법 및 그 구조
KR19990050879A (ko) 박막트랜지스터 및 그 제조방법
KR970054438A (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
KR920003557A (ko) 반도체 장치 및 그 방법
KR950034828A (ko) 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조
KR960036145A (ko) 고집적 박막 트랜지스터 및 그 제조 방법
KR960026450A (ko) 반도체 소자의 mosfet 제조 방법
KR940016880A (ko) 자기정렬된 실리사이드에 의한 콘택트홀 형성 방법
KR970003685A (ko) 모스 전계 효과 트랜지스터의 제조 방법
KR960039443A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR920010827A (ko) 반도체 장치의 소자격리 방법
KR970054189A (ko) 반도체장치 제조방법
KR940016888A (ko) 트랜지스터 형성 방법
KR950002056A (ko) 모스(mos)트랜지스터 제조방법
KR970077357A (ko) 모스(mos) 트랜지스터의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination