KR19990050879A - 박막트랜지스터 및 그 제조방법 - Google Patents
박막트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR19990050879A KR19990050879A KR1019970070070A KR19970070070A KR19990050879A KR 19990050879 A KR19990050879 A KR 19990050879A KR 1019970070070 A KR1019970070070 A KR 1019970070070A KR 19970070070 A KR19970070070 A KR 19970070070A KR 19990050879 A KR19990050879 A KR 19990050879A
- Authority
- KR
- South Korea
- Prior art keywords
- active layer
- trench
- insulating film
- gate electrode
- substrate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000010408 film Substances 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터 및 그 제조방법에 관한 것으로, 트렌치가 형성된 기판과; 상기 트렌치내의 일측벽에 형성된 게이트전극과; 상기 게이트전극을 포함한 상기 기판 전면에 형성된 게이트절연막과; 상기 게이트절연막상에 형성된 활성층과; 상기 기판과 대응되는 상기 활성층에 형성된 불순물영역으로 구성되고, 추가마스크없이 자기정렬공정에 의해 불순물영역을 형성함으로서 제조공정을 간소화할 수 있고, 채널영역과, 오프셋영역의 길이(length)를 트렌치의 폭과 깊이로 조절가능함으로서 모스소자의 동작특성을 향상시킬 수 있다.
Description
본 발명은 박막트랜지스터 및 그 제조방법에 관한 것으로, 특히 자기정렬공정으로 게이트전극과 불순물영역을 형성하는 박막트랜지스터 및 그 제조방법에 관한 것이다.
종래, 박막트랜지스터의 제조방법에 대해 설명하면 다음과 같다.
도 1a 에 도시된 바와 같이, 절연기판(1)상에 게이트전극(2)을 형성한다. 상기 게이트전극(2)은 불순물이 도핑된 폴리실리콘막을 화학기상증착방법으로 상기 기판(1)상에 형성한 다음, 게이트용 마스크를 이용한 포토에칭공정에 의해 형성된다.
도 1b 에 도시된 바와 같이, 상기 게이트전극(2)을 포함한 상기 절연기판(1)의 전면에 절연물질을 증착하여 게이트절연막(3)을 형성하고, 상기 게이트절연막(3)상에 활성층(4)을 화학기상증착공정으로 형성한다.
도 1c 내지 도 1d 에 도시된 바와 같이, 상기 활성층(4)에 감광제(photoresist)를 도포하고, 이를 사진식각공정으로 패터닝하여 감광막패턴(5)을 형성하고, 상기 감광막패턴(5)을 마스크로 하여 노출된 상기 반도체막(4)에 p형 불순물(B, BF3등) 또는 n형 불순물(As, P 등)을 이온주입하여 불순물영역(6a)(6b)을 정의함으로서 종래 박막트랜지스터가 완성된다. 상기 감광막패턴(5)은 상기 게이트전극(2)에 대응되는 상기 활성층(4)의 채널영역(b)과 상기 불순물영역(6a)(6b) 사이의 오프셋영역(c)을 정의하고, 상기 불순물영역은 소스/드레인(a)(d)을 각각 나타낸다.
상기한 바와 같은 종래 박막트랜지스터의 제조방법은 채널영역과 오프셋영역의 길이를 정의하는 포토마스크공정은 정렬도(the degree of alignment)에 의존하는 오프전류를 큰 폭으로 변화시켜 소자의 신뢰성 및 재현성을 저하시키는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 자기정렬방법을 사용하여 정렬도에 의존하는 오프전류를 안정시키고자 하는데 그 목적이 있다.
또한, 채널영역과 오프셋영역의 길이를 조절가능케하여 원하는 소자특성을 얻고자 하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터는 트렌치가 형성된 기판과; 상기 트렌치내의 일측벽에 형성된 게이트전극과; 상기 게이트전극을 포함한 상기 기판 전면에 형성된 게이트절연막과; 상기 게이트절연막상에 형성된 활성층과; 상기 기판과 대응되는 상기 활성층에 형성된 불순물영역으로 구성된 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터의 제조방법은 기판에 트렌치를 형성하는 공정과; 상기 트렌치내의 일측벽에 게이트전극을 형성하는 공정과; 상기 게이트전극을 포함한 상기 기판상에 게이트절연막을 형성하는공정과; 상기 게이트절연막상에 활성층을 형성하는 공정과; 상기 트렌치와 대응하는 활성층상에 절연막을 형성하는 공정과; 상기 절연막을 마스크로 하여 상기 활성층에 불순물영역을 형성하는 공정을 포함하여 이루어진 것을 특징으로 한다.
도 1a 내지 도 1d는 종래 박막트랜지스터의 제조방법을 설명하기 위한 순차적인 종단면도.
도 2 은 본 발명에 따른 박막트랜지스터의 종단면도.
도 3a 내지 도 3e 는 본 발명에 따른 박막트랜지스터의 제조방법을 설명하기 위한 순차적인 종단면도.
** 도면의주요부분에대한부호설명 **
10 : 기판 11 : 트렌치(trench)
20 : 게이트전극 30 : 게이트절연막
40 : 활성층 50 : 절연막
60a, 60b : 불순물영역
이하, 본 발명에 따른 박막트랜지스터 및 그 제조방법에 대해 설명하기로 한다.
도 2 에 도시된 바와 같이, 본 발명에 따른 박막트랜지스터는 트렌치(11)가 형성된 기판(10)과, 상기 트렌치(11)내의 일측벽에 형성된 게이트전극(20)과, 상기 게이트전극(20)을 포함한 상기 기판(10) 전면에 형성된 게이트절연막(30)과, 상기 게이트절연막(30)상에 형성된 활성층(40)과, 상기 트렌치(11)에 대응되는 상기 활성층(40)상에 형성된 절연막(50)과, 상기 기판(10)과 대응되는 상기 활성층(40)에 형성된 불순물영역(60a)(60b)으로 구성된다.
상기 기판(10)은 절연성 물질이거나, 반도체 물질상에 형성된 절연막이고, 상기 활성층(40)은 반도체막이며, 상기 절연막(50)의 상면은 상기 불순물영역(60a)(60b)의 상면과 동일면상에 있다. 그리고, 상기 활성층(40)은 상기 게이트전극(20)과 대응되는 채널영역을 가지고, 상기 채널영역과 불순물영역(60a)(60b)사이에 오프셋영역을 가지며, 상기 오프셋영역의 길이(length)는 상기 트렌치(11)의 폭과 깊이에 의해 조절된다.
도 3a 내지 도 3e는 본 발명에 따른 박막트랜지스터의 제조방법을 설명하기 위한 순차적인 종단면도로서, 이를 상세히 설명하면 다음과 같다.
도 3a 에 도시된 바와 같이, 기판(10)의 에칭하여 트렌치(11)를 형성하고, 상기 트렌치(11)를 포함한 상기 절연기판(10)상에 불순물이 도핑된 폴리실리콘막(20)을 화학기상증착방법에 의해 형성한다. 상기 기판(10)은 절연성 물질로 형성되거나, 반도체 물질상에 절연막이 형성되어 이루어진다. 상기 도 3a의 미설명 부호 X와 Y는 상기 트렌치(11)의 폭(width)과 깊이(deepth)을 각각 나타낸다.
도 3b 에 도시된 바와 같이, 상기 폴리실리콘막(20)을 이방성식각하여 상기 트렌치(11)내의 일측벽에 게이트전극(20)을 형성한다.
도 3c 에 도시된 바와 같이, 상기 게이트전극(20)을 포함한 상기 기판(10)상에 절연물질을 증착하여 게이트절연막(30)을 형성하고, 상기 게이트절연막(13)상에 활성층(40)을 화학기상증착방법에 의해 형성한다. 상기 절연물질로는 SiO2, Si3N4을 사용하고, 또는 그 조합을 사용한다. 상기 게이트절연막(30)은 상기 절연물질의 증착방법 대신 상기 게이트전극(20)을 산화시켜 형성할 수 있다.
도 3d 및 도 3e 에 도시된 바와 같이, 상기 활성층(40)상에 절연막(50)을 형성한 다음, 상기 활성층(40)의 양측 상면이 노출되도록 상기 절연막(15)을 에치백한다. 상기 에칭된 절연막(50)은 평탄화물질인 에스오지(SOG : Spin On Glass)를 도포한 다음, 이를 열처리함으로서 형성된다. 이어서, 노출된 상기 활성층(40)에 n형 불순물인 As, P 등을 이온주입하여 NMOS 트랜지스터의 불순물영역(60a)(60b)을 형성하거나, p형 불순물인 B, BF2등을 이온주입하여 PMOS 트랜지스터의 불순물영역(60a)(60b)을 형성함으로서 본 발명에 따른 박막트랜지스터가 제조된다. 상기 활성층(40)에 상기 게이트전극(20)과 대응하는 채널영역이 형성되고, 상기 채널영역과 상기 불순물영역(60a)(60b) 사이에는 오프셋영역이 형성된다.
상기한 바와 같은 본 발명에 따른 박막트랜지스터의 제조방법은 불순물영역을 추가마스크의 사용없이 자기정렬공정으로 형성함으로서 제조공정을 간소화할 수 있는 효과가 있고, 채널영역과, 오프셋영역의 길이(length)를 트렌치의 폭과 깊이로서 조절가능케함으로서 소자의 동작특성을 안정시킬 수 있는 효과가 있다.
Claims (4)
- 트렌치(11)가 형성된 기판(10)과;상기 트렌치(11)내의 일측벽에 형성된 게이트전극(20)과;상기 게이트전극(20)을 포함한 상기 기판(10) 전면에 형성된 게이트절연막(30)과;상기 게이트절연막(30)상에 형성된 활성층(active layer)(40)과;상기 기판(10)과 대응되는 상기 활성층(40)에 형성된 불순물영역(60a)(60b)로 구성된 것을 특징으로 박막트랜지스터.
- 제 1 항에 있어서, 상기 게이트전극(20)에 대응하는 상기 활성층(40)은 채널영역이고, 상기 트렌치(11)의 하면과 또 다른 측면과 대응하는 상기 활성층(40)은 오프셋영역인 것을 특징으로 하는 박막트랜지스터.
- 기판(10)에 트렌치(11)를 형성하는 공정과;상기 트렌치(11)내의 일측벽에 게이트전극(20)을 형성하는 공정과;상기 게이트전극(20)을 포함한 상기 기판(10)상에 게이트절연막(30)을 형성하는공정과;상기 게이트절연막(30)상에 활성층(40)을 형성하는공정과;상기 트렌치(11)와 대응하는 상기 활성층(40)상에 절연막(50)을 형성하는 공정과;상기 절연막(50)을 마스크로 하여 상기 활성층(40)에 불순물영역(60a)(60b)을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 3 항에 있어서, 상기 게이트전극(20)은상기 트렌치(11)를 포함한 상기 기판(10) 전면에 불순물이 도핑된 폴리실리콘막(20)을 형성하는 공정과;상기 폴리실리콘막(20)을 이방성 식각하는 공정을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970070070A KR100273250B1 (ko) | 1997-12-17 | 1997-12-17 | 박막트랜지스터 및 그 제조방법 |
| US09/210,774 US6170815B1 (en) | 1997-12-17 | 1998-12-14 | Method of fabricating a thin film transistor including forming a trench and forming a gate electrode on one side of the interior of the trench |
| JP10357667A JP2998896B2 (ja) | 1997-12-17 | 1998-12-16 | 薄膜トランジスタ及びその製造方法 |
| US09/717,126 US6373080B1 (en) | 1997-12-17 | 2000-11-22 | Thin film transistor with electrode on one side of a trench |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970070070A KR100273250B1 (ko) | 1997-12-17 | 1997-12-17 | 박막트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990050879A true KR19990050879A (ko) | 1999-07-05 |
| KR100273250B1 KR100273250B1 (ko) | 2001-01-15 |
Family
ID=19527726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970070070A KR100273250B1 (ko) | 1997-12-17 | 1997-12-17 | 박막트랜지스터 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6170815B1 (ko) |
| JP (1) | JP2998896B2 (ko) |
| KR (1) | KR100273250B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309929B1 (en) * | 2000-09-22 | 2001-10-30 | Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. | Method of forming trench MOS device and termination structure |
| JP2005101449A (ja) * | 2003-09-26 | 2005-04-14 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| TWI332707B (en) * | 2005-08-04 | 2010-11-01 | Au Optronics Corp | Array substrate of a liquid crystal display and method of fabricating the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970007965B1 (en) | 1994-05-12 | 1997-05-19 | Lg Semicon Co Ltd | Structure and fabrication method of tft |
| JP2826982B2 (ja) * | 1994-07-07 | 1998-11-18 | エルジイ・セミコン・カンパニイ・リミテッド | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 |
| US5670399A (en) | 1995-12-06 | 1997-09-23 | Micron Technology, Inc. | Method of making thin film transistor with offset drain |
| US5933717A (en) * | 1997-03-04 | 1999-08-03 | Advanced Micro Devices, Inc. | Vertical transistor interconnect structure and fabrication method thereof |
| KR100257072B1 (ko) * | 1997-07-25 | 2000-05-15 | 김영환 | 박막트랜지스터 및 그의 제조방법 |
| KR100259078B1 (ko) * | 1997-08-14 | 2000-06-15 | 김영환 | 박막트랜지스터 및 이의 제조방법 |
| US5970341A (en) * | 1997-12-11 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming vertical channels in split-gate flash memory cell |
-
1997
- 1997-12-17 KR KR1019970070070A patent/KR100273250B1/ko not_active IP Right Cessation
-
1998
- 1998-12-14 US US09/210,774 patent/US6170815B1/en not_active Expired - Lifetime
- 1998-12-16 JP JP10357667A patent/JP2998896B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-22 US US09/717,126 patent/US6373080B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6170815B1 (en) | 2001-01-09 |
| JP2998896B2 (ja) | 2000-01-17 |
| US6373080B1 (en) | 2002-04-16 |
| JPH11266023A (ja) | 1999-09-28 |
| KR100273250B1 (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100206876B1 (ko) | 모스전계효과트랜지스터 제조방법 | |
| US6150693A (en) | Short channel non-self aligned VMOS field effect transistor | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| KR19980053390A (ko) | 듀얼 게이트(dual-gate)의 반도체 장치 제조방법 | |
| KR100273250B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100295636B1 (ko) | 박막트랜지스터및그제조방법 | |
| KR100343471B1 (ko) | 반도체 소자 제조방법 | |
| KR100282453B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR20040009748A (ko) | 모스 트랜지스터의 제조 방법 | |
| KR100390907B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050069111A (ko) | 자기 정렬 바이폴라 트랜지스터 형성 방법 | |
| KR100263475B1 (ko) | 반도체 소자의 구조 및 제조 방법 | |
| JPH0818042A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3862692B2 (ja) | 低濃度ドレインを有する半導体装置の製造方法 | |
| KR100269602B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
| KR100402102B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20000021376A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100575612B1 (ko) | 모스 전계효과트랜지스터 제조방법 | |
| JP2001308337A (ja) | 低温ポリシリコンｔｆｔの製造方法 | |
| KR20000045344A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR19990018041A (ko) | 반도체 메모리 소자 및 그의 제조방법 | |
| KR100252754B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100309645B1 (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |