KR970072491A - 박막트랜지스터 및 그 제조방법 - Google Patents

박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR970072491A
KR970072491A KR1019960010429A KR19960010429A KR970072491A KR 970072491 A KR970072491 A KR 970072491A KR 1019960010429 A KR1019960010429 A KR 1019960010429A KR 19960010429 A KR19960010429 A KR 19960010429A KR 970072491 A KR970072491 A KR 970072491A
Authority
KR
South Korea
Prior art keywords
electrode
impurity
semiconductor layer
forming
region
Prior art date
Application number
KR1019960010429A
Other languages
English (en)
Other versions
KR100205523B1 (ko
Inventor
하용민
Original Assignee
구자홍
Lg 전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, Lg 전자 주식회사 filed Critical 구자홍
Priority to KR1019960010429A priority Critical patent/KR100205523B1/ko
Publication of KR970072491A publication Critical patent/KR970072491A/ko
Application granted granted Critical
Publication of KR100205523B1 publication Critical patent/KR100205523B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

본 발명은 박막트랜지스터 및 그 제조 방법에 관한 것으로, 다결정 실리콘 트랜지스터의 누설전류를 감소시키면서 온 전류 감소의 문제 및 소자의 안정성을 향상시킨다. 또한 박막트랜지스터의 소오스 및 드레인 영역과 채널 사이에 오프셋 영역을 두고 절연막을 두고, 소오스 전극 및 드레인 전극과 같은 물질로 같은 층에 게이트 전극과 콘택하여 오프셋 영역을 덮는 별도의 전극의 형성한 구조를 특징으로 한다.

Description

박막트랜지스터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 일 실시예인 박막트랜지스터의 레이아웃, 제6도는 본 발명의 다른 실시예인 박막트랜지스터의 레이아웃, 제7도는 제5도의 구조를 가지는 본 발명의 박막트랜지스터의 제조방법의 공정단면도.

Claims (13)

  1. 기판 상에 하나 이상의 불순물 영역을 가지며 도상으로 형성된 반도체 층과, 상기 반도체층의 일부영역과 제1절연층을 사이에 두고 중첩되게 형성된 적어도 하나 이상이 제1전극과, 상기 반도체층의 불순물 영역과 연결된 하나 이상의 제2전극을 포함하여 이루어지며, 상기 불순물 영역과 상기 반도체층의 일부영역 사이에 적어도 하나 이상의 불순물이 도핑되지 않은 영역을 가지는 박막트랜지스터에 있어서, 상기 제1전극의 상부에 절연되어 형성되되, 적어도 하나 이상의 콘택홀을 통하여 상기 제1전극과 연결되며, 상기 제2전극과 절연된 제3전극을 부가 형성한 것이 특징인 박막트랜지스터.
  2. 제1항에 있어서, 상기 박막트랜지스터는 기판 상에 채널영역과, 복수개의 불순물 영역과, 상기 채널 영역과 상기 불순물 영역 사이에 불순물이 도핑되지 않은 영역을 가지는 도상의 반도체층과, 상기 반도체층과 상기 기판 위에 형성된 제1절연층과, 상기 반도체층의 채널 영역에 중첩되도록, 상기 제1절연층 위에 형성된 제1전극과, 상기 제1전극과 상기 제1절연층 위에 형성된 제2절연층과, 상기 제1절연층과 상기 제2절연층에 거쳐 형성된 하나 이상의 콘택홀을 통하여 상기 반도체층의 복수개의 불순물 영역에 연결되는 복수개의 제2전극과,상기 제2절연층에 형성된 하나 이상의 콘택홀을 통하여 상기 제1전극과 연결된 제3전극을 포함하여 이루어진 박막트랜지스터.
  3. 제2항에 있어서, 상기 제3전극이 상기 제2전극과 동일물질로 동일층에 형성된 것을 특징으로 하는 박막트랜지스터.
  4. 제2항에 있어서, 상기 제3전극이 상기 불순물이 도핑되지 않은 영역을 덮도록 형성된 것을 특징으로 하는 박막트랜지스터.
  5. 제1항에 있어서, 상기 박막트랜지스터는 기판 상에 형성되어 복수개의 채널영역과, 상기 채널영역의 양쪽에 형성된 복수개의 불순물영역과, 상기 채널영역과 상기 불순물 영역 사이에 적어도 하나 이상의 불순물이 도핑되지 않은 영역을 가지는 도상의 반도체층과, 상기반도체층과 상기 기판 위에 형성된 제1절연층과, 상기 반도체층의 일부영역과 중첩되고, 상기 반도체층과 중첩되지 않는 영역에서 서로 연결되도록 상기 제1절연층 위에 형성된 적어도 하나 이상의 제1전극과, 상기 제1전극과 상기 제1절연층 위에 형성된 제2절연층과, 상기 불순물 영역에 대응하여 연결된 적어도 하나 이상이 제2전극과, 상기 제2절연층에 형성된 하나 이상의 콘택홀을 통하여 상기 제1전극과 연결된 제3전극을 포함하여 이루어진 박막트랜지스터.
  6. 제5항에 있어서, 상기 제3전극이 상기 제2전극과 동일물질로 동일층에 형성된 것을 특징으로 하는 박막트랜지스터.
  7. 제5항에 있어서, 상기 제3전극이 상기 불순물이 도핑되지 않은 영역을 덮도록 형성된 것을 특징으로 하는 박막트랜지스터.
  8. 박막트랜지스터 제조 방법에 있어서, 1) 기판 상에 도상 패턴의 반도체층을 형성하는 단계와, 2) 상기 기판과 상기 반도체층의 노출된 표면에 제1절연막을 적층하는 단계와, 3) 상기 반도체층 일부영역에 중첩되도록 제1절연막 표면에 도전물질로 제1전극을 형성하는 단계와, 4)상기 제1전극의 노출된 표면에 이온 도핑 차폐막을 형성하고, 상기 이온 도핑 차폐막을 마스크로 이온 도핑 또는 이온 주입하여 상기 반도체층에 불순물 영역 및 불순물이 도핑되지 않은 영역을 정의하는 단계와, 5) 상기 이온 도핑 차폐막을 제거하고, 상기 제1전극 및 제1절연막의 노출된 표면에 제2절연막을 형성하는 단계와, 6)상기 불순물 영역 상부의 제2절연막 및 제1절연막에 제1콘택홀을 형성하고, 동시에 상기 제1전극의 상부의 제2절연막에 제2콘택홀을 형성하는 단계와, 7) 상기 제1콘택홀을 통하여 불순물 영역과 연결되는 제2전극을 형성하고, 동시에 상기 제2콘택홀을 통하여 상기 제1전극과 연결되는 제3전극을 형성하는 단계를 포함하는 박막트랜지스터 제조 방법.
  9. 제8항에 있어서, 4)단계에서 상기 이온 도핑 차폐막은 절연막 또는 포토 레지스트를 적층 후, 패터닝하여 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  10. 제8항에 있어서, 7)단계에서, 상기 제3전극을 형성할 때, 상기 반도체층의 불순물이 도핑되지 않은 영역을 전부 덮도록 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  11. 박막트랜지스터 제조 방법에 있어서, 1) 기판 상에 도상 패턴의 반도체층을 형성하는 단계와, 2) 상기 기판과 상기 반도체층의 노출된 표면에 제1절연막을 적층하는 단계와, 3) 상기 반도체층 일부영역에 중첩되고, 상기 반도체층과 중첩되지 않는 영역에서 서로 연결되도록 제1절연막 표면에 도전물질로 적어도 하나 이상의 제1전극을 형성하는 단계와, 4) 상기 이웃하는 두 제1전극 사이의 일부 제1절연막이 노출되도록 이온도핑 차폐막을 형성하고, 상기 이온 도핑 차폐막을 마스크로 이온 도핑 또는 이온 주입하여 상기 반도체층에 불순물 영역 및 불순물이 도핑되지 않은 영역을 정의하는 단계와, 5) 상기 이온 도핑 차폐막을 제거하고, 상기 제1전극 및 제1절연막의 노출된 표면에 제2절연막을 형성하는 단계와, 6) 상기 불순물 영역 상부의 제2절연막 및 제1절연막에 제1콘택홀을 형성하고, 동시에 상기 제1전극 상부의 제2절연막에 제2콘택홀을 형성하는 단계와, 7) 상기 제1콘택홀을 통하여 상기 불순물 영역과 연결되는 적어도 하나 이상의 제2전극을 형성하고, 동시에 상기 제2콘택홀을 통하여 상기 제1전극과 연결되는 제3전극을 형성하는 단계를 포함하는 박막트랜지스터 제조방법.
  12. 제11항에 있어서, 4)단계에서 상기 이온 도핑 차폐막은 절연막 또는 포토 레지스트를 적층후, 패터닝하여 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  13. 제11항에 있어서, 7)단계에서, 상기 제3전극을 형성할 때, 상기반도체층의 불순물이 도핑되지 않은 영역을 전부 덮도록 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
    ※참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019960010429A 1996-04-08 1996-04-08 박막트랜지스터 및 그 제조방법 KR100205523B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960010429A KR100205523B1 (ko) 1996-04-08 1996-04-08 박막트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010429A KR100205523B1 (ko) 1996-04-08 1996-04-08 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970072491A true KR970072491A (ko) 1997-11-07
KR100205523B1 KR100205523B1 (ko) 1999-07-01

Family

ID=19455217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010429A KR100205523B1 (ko) 1996-04-08 1996-04-08 박막트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100205523B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048783B2 (en) 2009-03-05 2011-11-01 Samsung Mobile Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US8409887B2 (en) 2009-03-03 2013-04-02 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409887B2 (en) 2009-03-03 2013-04-02 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9035311B2 (en) 2009-03-03 2015-05-19 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US8048783B2 (en) 2009-03-05 2011-11-01 Samsung Mobile Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US8546248B2 (en) 2009-03-05 2013-10-01 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same

Also Published As

Publication number Publication date
KR100205523B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
KR0139573B1 (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR880014649A (ko) 반도체 장치 및 그 제조방법
KR950021547A (ko) 반도체 장치 및 그의 제조방법
US5874330A (en) Method for fabricating semiconductor device
KR960009075A (ko) 박막트랜지스터 및 그 제조방법
KR950034822A (ko) 고전압 트랜지스터 및 그 제조방법
KR970072204A (ko) 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법
KR970072491A (ko) 박막트랜지스터 및 그 제조방법
KR970004079A (ko) 반도체소자 및 그 제조방법
KR970008643A (ko) 반도체 집적 회로 장치의 제조 방법
KR960032585A (ko) 반도체장치 및 그의 제조방법
KR950026036A (ko) 반도체소자 및 그 제조방법
KR100313954B1 (ko) 고전압 소자 제조방법
KR960026459A (ko) 트랜지스터 제조방법
KR100365750B1 (ko) 반도체소자의자기정렬콘택형성방법
KR970072492A (ko) 박막트랜지스터 및 그 제조방법
KR970052316A (ko) 반도체 장치의 콘택구조 및 그 형성방법
KR970072489A (ko) 박막트랜지스터 제조방법
KR980006529A (ko) 박막 트랜지스터 및 그 제조방법
KR970054527A (ko) 절연체 위의 실리콘 구조 반도체소자 및 그 제조방법
KR960015894A (ko) 반도체소자의 부트스트랲 장치 및 그 제조방법
KR950021779A (ko) 반도체 박막트랜지스터 제조방법
KR950021276A (ko) 반도체 모스펫(mosfet) 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070402

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee