KR960015894A - 반도체소자의 부트스트랲 장치 및 그 제조방법 - Google Patents
반도체소자의 부트스트랲 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR960015894A KR960015894A KR1019940027925A KR19940027925A KR960015894A KR 960015894 A KR960015894 A KR 960015894A KR 1019940027925 A KR1019940027925 A KR 1019940027925A KR 19940027925 A KR19940027925 A KR 19940027925A KR 960015894 A KR960015894 A KR 960015894A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- insulating film
- bootstrap
- semiconductor substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 부트스트랩장치 및 그 제조방법에 관한 것으로, 반도체기판 상부에 소자분리절연막, 게이트산화막, 게이트전극용 전도물질 및 층간절연막을 순차적으로 형성하고 콘택마스크를 이용하여 상기 층간절연막 및 게이트전극용 전도물질을 차적으로 식각함으로써 상기 반도체기판을 노출시키는 콘택홀을 형성하는 동시에 게이트전극을 형성한 다음, 상기 식각된 층간절연막을 마스크로 하여 불순물을 이온주입함으로써 소오스/드레인전극을 형성하고 상기 콘택홀의 측벽에 절연막 스페이서를 형성함으로써 형성된 부트스트랩 트랜지스터가 구비된 반도체소자의 부트스트랩장치를 형성함으로써 반도체소자의 동작특성을 향상시켜 반도체 소자의 신뢰성 향상 및 고집적화를 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의하여 제1A도의 ⓧ부분을 형성한 마스크 레이아웃도.
Claims (7)
- 소오스/드레인전극을 노출시키는 콘택부분을 제외한 활성영역 전체를 도포하는 게이트전극으로 구성된 부트스트랩 트랜지스터가 구비된 반도체소자의 부트스트랩장치.
- 제1항에 있어서, 상기 게이트전극은 활성영역과 비활성영역의 경계부를 완전히 도포하도륵 형성된 것을 특징으로 하는 반도체소자의 부트스트랩장치.
- 반도체기판 상부에 소자분리절연막을 형성하는 공정과, 전체표면상부에 게이트산화막을 형성하는 공정과, 상기 케이트산화막 상부에 게이트전극용 전도물질을 형성하는 공정과, 전표면상부에 층간절연막을 형성하는 공정과, 콘택마스크를 이용하여 상기 층간절연막 및 게이트전극용 전도물질을 순차적으로 식각함으로써 반도체기판을 노출시키는 제1콘택홀과 제2콘택홀을 형성하는 동시에 케이트전극을 형성하는 공정과, 상기 식각된 층간절연막을 마스크로하여 불순물을 이온주입하여 소오스/드레인전극을 형성하는 공정과, 상기 제1콘택홀과 제2콘택홀의 측벽에 절연막 스페이서를 형성하는 공정을 포함하는 반도체소자의 부트스트랩장치 제조방법.
- 제3항에 있어서, 상기 게이트전극용 전도물질을 부트스트랩 트랜지스터가 형성되는 부분의 활성영역과 비활성영역의 경계부를 도포하도륵 형성하는 것을 특징으로 하는 반도체소자의 부트스트랩장치 제조방법.
- 제3항에 있어서, 상기 게이트전극은 부트스트랩 트랜지스터의 소오스/드레인전극을 제외한 활성영역 전체를 도포하도륵 형성하는 것을 특징으로 하는 반도체소자의 부트스트랩 제조방법.
- 제3항에 있어서, 상기 소오스/드레인전극은 상기 절연막 스페이서를 형성한 후에 형성하는 것을 특징으로 하는 반도체소자의 부트스트랩 제조방법.
- 제3항에 있어서, 상기 오소스/드레인전극은 상기 제1콘택홀과 제2콘택홀을 통하여 상기 반도체기판에 접속되는 전도선에 포함된 불순물을 상기 반도체기판에 도핑시켜 형성하는 것을 특징으로 하는 반도체소자의 부트스트랩 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940027925A KR0135666B1 (ko) | 1994-10-28 | 1994-10-28 | 반도체 소자의 부트스트랲 장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940027925A KR0135666B1 (ko) | 1994-10-28 | 1994-10-28 | 반도체 소자의 부트스트랲 장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960015894A true KR960015894A (ko) | 1996-05-22 |
KR0135666B1 KR0135666B1 (ko) | 1998-04-22 |
Family
ID=19396340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940027925A KR0135666B1 (ko) | 1994-10-28 | 1994-10-28 | 반도체 소자의 부트스트랲 장치 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0135666B1 (ko) |
-
1994
- 1994-10-28 KR KR1019940027925A patent/KR0135666B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0135666B1 (ko) | 1998-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
KR970008663A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR960005896A (ko) | 박막트랜지스터 제조방법 | |
KR960039407A (ko) | 불휘발성 기억장치의 제조방법 | |
KR950021547A (ko) | 반도체 장치 및 그의 제조방법 | |
KR950034516A (ko) | 반도체 소자 및 그 제조방법 | |
KR960015894A (ko) | 반도체소자의 부트스트랲 장치 및 그 제조방법 | |
KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
KR970072491A (ko) | 박막트랜지스터 및 그 제조방법 | |
KR960006032A (ko) | 트랜지스터 및 그 제조방법 | |
KR0161737B1 (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
KR940022796A (ko) | 트랜지스터 격리방법 | |
KR950026036A (ko) | 반도체소자 및 그 제조방법 | |
KR960006051A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
KR100252767B1 (ko) | 반도체장치 및 그제조방법 | |
KR960006086A (ko) | 이중 채널을 갖는 트랜지스터 및 그 제조방법 | |
KR960039443A (ko) | 비휘발성 반도체 메모리장치 및 그 제조방법 | |
KR970077218A (ko) | 리프레쉬 특성을 개선하기 위한 콘택 형성 방법 | |
KR970053203A (ko) | 반도체 장치 및 그 제조방법 | |
KR960036064A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
KR960015924A (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
KR970054258A (ko) | 박막트랜지스터 제조방법 | |
KR970052316A (ko) | 반도체 장치의 콘택구조 및 그 형성방법 | |
KR910020902A (ko) | Dram셀 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |