KR960015924A - 불휘발성 반도체 메모리장치의 제조방법 - Google Patents

불휘발성 반도체 메모리장치의 제조방법 Download PDF

Info

Publication number
KR960015924A
KR960015924A KR1019940027023A KR19940027023A KR960015924A KR 960015924 A KR960015924 A KR 960015924A KR 1019940027023 A KR1019940027023 A KR 1019940027023A KR 19940027023 A KR19940027023 A KR 19940027023A KR 960015924 A KR960015924 A KR 960015924A
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
mask process
layer
insulating
Prior art date
Application number
KR1019940027023A
Other languages
English (en)
Other versions
KR0138323B1 (ko
Inventor
권기호
김건수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940027023A priority Critical patent/KR0138323B1/ko
Publication of KR960015924A publication Critical patent/KR960015924A/ko
Application granted granted Critical
Publication of KR0138323B1 publication Critical patent/KR0138323B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

신규한 불휘발성 반도체 메모리장치의 제조방법이 개시되어 있다. 반도체기판에 활성영역을 한정하기 위해 분리영역을 형성하고, 결과물상에 제1절연막을 형성한다. 제1절연막 상에 제1도전층을 형성하고, 제1마스크공정으로 제1도전층을 식각한다. 결과물 상에 제2절연막 및 제2도전층을 차례로 형성하고, 제2마스크공정으로 제2도전층 및 제2절연막을 식각하여 제1도전층의 소정부위를 노출시킨다. 결과물 상에 제3도전층을 형성하여 제2도전층과 제3도전층을 접속시킴과 동시에, 노출된 제1도전층과 제3도전층을 접촉시킨다. 제3마스크공정으로 제3도전층, 제2도전층, 제2절연막 및 제1도전층을 식각하여 메모리셀의 게이트를 형성한다. 제4마스크공정 으로 제3도전층 및 제1도전층을 식각하여 주변회로 트랜지스터의 게이트롤 형성한다. 제어케이트를 의한 버팅 콘택 영역이 필요하지 않아 넓은 면적의 분리영역을 형성할 필요가 없으므로, 셀 어레이의 크기를 감소시킬 수 있다.

Description

불휘발성 반도체 메모리장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6A도 내지 제14A도는 본 발명의 바람직한 실시예에 의한 불휘발성 반도체 메모리장치의 제조방법을 설명하기 위한 단면도들,
제6B도, 제7B도, 제9B도, 제1lB도 및 제14B도는, 제6A도, 제7A도, 제9A도, 제1lA도 및 제14A도 각각에 따른, 셀 어레이의 평면도들.

Claims (13)

  1. 전자를 저장하는 역할을 하는 부유게이트 및 이를 조절하는 제어게이트로 이루어진 적층 게이트 구조의 트랜지스터로 구성되는 메모리셀과, 상기 메모리셀을 구동시키는 주변회로 트랜지스터를 포함하는 불휘발성 반도체 메모리장치의 제조방법에 있어서, 반도체기판에 활성영역을 한정하기 위해 분리영역을 형성하는 단계; 상기 결과물 상에 제1절연막을 형성하는 단계 ;상기 제1절연막 상에 제1도전층을 형성하는 단계 ; 제1마스크공정으로 상기 제1도전층을 식각하는 단계 ; 상기 결과를 상에 제2절연막 및 제2도전층을 차례로 형성하는 단계 ; 제2마스크공정으로 상기 제2도전층 및 제2절연막을 식각하여 상기 제1도전층의 소정부위를 노출시키는 상기 결과를 상에 제3도전층을 형성하여 상기 제2도전층과 제3도전층을 접촉시킴과 동시에, 상기 노출된 제1도전층과 제3도전층을 접촉시키는 단계 ; 제3마스크공정으로 상기 제3도전층, 제2도전층, 제2절연막 및 제 1도전층을 식각하여, 상기 제1도전층의 부유게이트와 상기 제2 및 제3도전층의 제어게이트로 이루어진 메모리셀의 제3도 게이트를 형성하는 단계 ; 및 제4마스크공정으로 상기 제3도전층 및 제1도전층을 식각하여, 상기 제1 및 제3도전층으로 이루어진 주변회로 트랜지스터의 게이트를 형성하는 단계를 구비하는 것을 특징으로 하는 불 휘발성 반도체 메모리장치의 제조방법.
  2. 제I항에 있어서, 상기 제1마스크공정에서, 상기 활성영역 사이의 분리영역 상의 제1도전층을 식각하는 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
  3. 제]항 또는 제2항에 있어서, 상기 제2마스크공정에서, 상기 활성영역 사이의 분리영역 상의 제2도전층 및 제2절연막을 식각하는 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
  4. 제1항에 있어서, 후속의 마스크 공정에서 상기 제2절연막을 보호하기 위해 상기 제2절연막 상에 상기 제2도전층을 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  5. 제1항에 있어서, 제1마스크공정으로 제1도전층을 식각하는 단계 후, 상기 제1마스크를 이용하여 상기 메모리셀 영역의 기판과 동일한 도전형의 불순물 이온을 고에너지로 주입하여 메모리셀의 채널저지 특성을 강화시키는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
  6. 제1항에 있어서, 상기 제3도전층을 구성하는 물질로 폴러실리콘 또는 폴리실리콘과 텅스템 실리사이드가 적층된 폴리사이드를 사용하는 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
  7. 전자를 저장하는 역할을 하는 부유케이트 및 이를 조절하는 제어게이트로 이루어진 적층 게이트 구조의 트랜지스터로 구성되는 메모리셀과, 상기 메모리셀을 구동시키는 주변회로 트랜지스터를 포함하는 불휘발성 반도체 메모리장치의 제조방법에 있어서, 반도체기판에 활성영역을 한정하기 위해 분리영역을 형성하는 단계 ; 상기 결과물 상에 제1절연막을 형성하는 단계 ;상기 제1절연막 상에 제l도전층을 형성하는 단계 ; 제1마스크공정으로 상기 제1도전층을 식각하는 단계 ; 상기 결과물 상에 제2절연막 및 제2도전층을 차례로 형성하는 단계 ; 제2마스크공정으로 상기 제2도전층 및 제2절연막을 식각하여 상기 제1도전층의 소정부위를 노출시키는 단계 ; 상기 결과를 상에 제3도전층을 형성하여 상기 제2도전층과 제3도전층을 접촉시키과 동시에, 상기 노출된 제1도전층과 제3도전층을 접촉시키는 단계 ; 제3마스크공정으로 상기 제3도전층 및 제1도전층을 식각하여, 상기 제1및 제3도전층으로 이루어진 주변회로 트랜지스터의 게이트를 형성하는 단계 ; 및 제4마스크공정으로 상기 제13도전층, 제2도전층, 제2절연막 및 제1도전층을 식각하여, 상기 제1도전층의 부유게이트와 상기 제2 및 제3도전층의 제어게이트로 이루어진 메모리셀의 게이트를 형성하는 단계를 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
  8. 제7항에 있어서, 상기 제l마스크공정에서, 상기 환성영역 사이의 분리영역 상의 제1도전층을 식각하는 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
  9. 제7항 또는 제8항에 있어서, 상기 제2마스크공정에서, 상기 활성영역 사이의 분리영역 상의 제2도전층 및 제2절연막을 식각하는 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
  10. 제7항에 있어서, 제1마스크공정으로 제1도전층을 식각하는 단계 후, 상기 제1마스크를 이용하여 상기 메모리셀 영역의 기판과 동일한 도전형의 불순물 이온을 고에너지로 주입하여 메모리셀의 채널저지 특성을 강화시키는 단계를 더 구비하는 것을 특증으로 하는 불휘발성 반도체 메모리장치의 제조방법.
  11. 반도체기판 상에 제1절연막을 형성하는 단계 ; 상기 제1절연막 상에 부유게이트로 사용될 제1도전층을 형성하는 단계 ; 상기 제1도전층 상에 제2절연막을 형성하는 단계 ; 상기 제2절연막을 형성한 후, 그 위에 연속으로 상기 제2절연막을 보호하기 위한 제2도전층을 형성하는 단계 ; 및 상기 제2도전층 상에 제어게이트로 사용될 제3도전층을 형성하는 단계를 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
  12. 제11항에 있어서, 상기 제2절연막은 ONO(Oxide/Nitride/Oxide)막인 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
  13. 제11항에 있어서, 상기 제3도전층을 구성하는 물질로 폴리실리콘 또는 폴리실리콘과 텅스텐 실리사이드가 적층된 폴리사이드를 사용하는 것을 특징으로 하는 불휘발성 반도체 메모리장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940027023A 1994-10-21 1994-10-21 불휘발성 반도체 메모리장치의 제조방법 KR0138323B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940027023A KR0138323B1 (ko) 1994-10-21 1994-10-21 불휘발성 반도체 메모리장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940027023A KR0138323B1 (ko) 1994-10-21 1994-10-21 불휘발성 반도체 메모리장치의 제조방법

Publications (2)

Publication Number Publication Date
KR960015924A true KR960015924A (ko) 1996-05-22
KR0138323B1 KR0138323B1 (ko) 1998-04-28

Family

ID=19395625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027023A KR0138323B1 (ko) 1994-10-21 1994-10-21 불휘발성 반도체 메모리장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0138323B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426441B1 (ko) * 2001-11-01 2004-04-14 주식회사 하이닉스반도체 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법

Also Published As

Publication number Publication date
KR0138323B1 (ko) 1998-04-28

Similar Documents

Publication Publication Date Title
US6750525B2 (en) Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure
KR930011232A (ko) 불휘발성 반도체메모리장치 및 그 제조방법
KR940003036A (ko) 반도체 장치의 제조 방법 및 그 구조
KR980012461A (ko) 불휘발성 메모리장치 및 그 제조방법
KR980006289A (ko) 플래쉬 메모리 소자 제조방법
KR950034731A (ko) 비휘발성 반도체 메모리장치의 제조방법
JPH04328864A (ja) 超高集積半導体メモリ装置の製造方法
US6673674B2 (en) Method of manufacturing a semiconductor device having a T-shaped floating gate
US5378910A (en) Memory transistor having increased interelectrode capacitance
JPH11238392A (ja) Ｎｏｒ形マスクｒｏｍ及びその製造方法
KR970013382A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR960015924A (ko) 불휘발성 반도체 메모리장치의 제조방법
JP2914655B2 (ja) 非揮発性メモリ素子の製造方法
KR20050069597A (ko) 플래시 메모리 셀 및 그의 제조 방법
US8981451B2 (en) Semiconductor memory devices
KR100470992B1 (ko) 비활성메모리장치의저항형성방법
KR0168158B1 (ko) 비휘발성 메모리 셀 제조방법
KR100339420B1 (ko) 반도체 메모리 소자의 제조 방법
KR20010063021A (ko) 불휘발성 반도체 메모리소자 및 그 제조방법
KR100255159B1 (ko) 플래쉬 이이피롬 셀 어레이의 소오스 라인 세그먼트 트랜지스터 제조 방법
KR100734075B1 (ko) 플래쉬 메모리 셀의 구조 및 그의 제조 방법
KR0165344B1 (ko) 불휘발성 기억장치의 소자분리 방법
KR940022796A (ko) 트랜지스터 격리방법
KR20040061617A (ko) 반도체 장치 및 이의 제조 방법
KR19980053442A (ko) 플래쉬 메모리 셀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090202

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee