KR970013382A - 비휘발성 반도체 메모리장치 및 그 제조방법 - Google Patents

비휘발성 반도체 메모리장치 및 그 제조방법 Download PDF

Info

Publication number
KR970013382A
KR970013382A KR1019950026501A KR19950026501A KR970013382A KR 970013382 A KR970013382 A KR 970013382A KR 1019950026501 A KR1019950026501 A KR 1019950026501A KR 19950026501 A KR19950026501 A KR 19950026501A KR 970013382 A KR970013382 A KR 970013382A
Authority
KR
South Korea
Prior art keywords
conductive layer
region
forming
peripheral circuit
transistor
Prior art date
Application number
KR1019950026501A
Other languages
English (en)
Other versions
KR0161428B1 (ko
Inventor
권기호
최용주
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950026501A priority Critical patent/KR0161428B1/ko
Publication of KR970013382A publication Critical patent/KR970013382A/ko
Application granted granted Critical
Publication of KR0161428B1 publication Critical patent/KR0161428B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers

Abstract

공정을 단순화할 수 있는 비휘바성 반도체 메모리장치에 관하여 게시한다. 본 발명은 셀 트랜지스터의 부유게이트 전극과 주변회로의 저전압 트랜지스터의 제어 게이트 전극의 하부에 동일한 두께의 게이트 절연막을 형성하고, 선택 트랜지스터의 부유 게이트 전극과 주변회로의 고전압 트랜지스터의 제어 게이트 전극의 하부에 동일한 두께의 게이트 절연막을 형성하는 제조 공정에서 포토레지스트막의 형성 및 제거 과정이 2번 사용되던 것이 본 발명에서는 1번만으로 가능하기 때문에 그만큼 제조시간을 단축하고 따라서 제조 비용도 절감된다.

Description

비휘발성 반도체 메모리장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 내지 제11도는 제7도에 도시한 비휘발성 반도체 메모리장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.

Claims (8)

  1. 반도체 기판상에 필드산화막에 의해 셀 트랜지스터 영역과 선택 트랜지스터 영역으로 구성된 셀 어레이 영역과 저전압 트랜지스터 영역 및 고전압 트랜지스터 영역으로 구성된 주변회로를 갖는 반도체 장치에 있어서, 상기 셀 트랜지스터의 부유 게이트 저극과 상기 주변회로의 저전압 트랜지스터의 제어 게이트 전극의 하부에 그 두께가 동일하게 형성되고 상기 선택 트랜지스터의 부유 게이트 전극과 상기 주변회로의 고전압 트랜지스터의 제어 게이트 전극의 하부에 그 두께가 동일하게 형성된 게이트 절연막들을 구비하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 셀 트랜지스터와 주변회로의 저전압 트랜지스터의 게이트 절연막들의 두께가 80∼100Å인 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 선택 트랜지스터와 주변회로의 고전압 트랜지스터의 게이트 절연막들의 두께가 300∼350Å인 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  4. 반도체 기판상에 필드산화막에 의해 셀 트랜지스터 영역과 선택 트랜지스터 영역으로 이루어지는 셀 어레이 영역과 저전압 트랜지스터 영역 및 고전압 트랜지스터 영역으로 이루어지는 주변회로 영역을 한정하는 단계 : 상기 기판 전면에 제1 절연막을 형성하는 단계 : 상기 선택 트랜지스터 영역과 상기 고전압 트랜지스터 영역에 제1 포토레지스트 패턴을 형성하고 상기 셀 트랜지스터 영역과 상기 저전압 트랜지스터 영역의 제1 절연막을 사진식각공정을 이용하여 제거하는 단게 : 상기 제1 포토레지스트 패턴을 제거하는 단계 : 및 상기 기판 전면에 제2 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  5. 상기 제4항에 있어서, 상기 제2 절연막상에 제1 도전층을 형성하는 단계와, 상기 제1 도전층 상에 제3 절연막을 형성하는 단계와, 상기 셀 어레이 영역에 제2 포토레지스트 패턴을 형성하고 주변회로 영역이 제3 절연막을 사진식각공정을 이용하여 제거하는 단계와, 상기 제2 포토레지스트 패턴을 제거하는 단계와, 상기 기판 전면에 제2 도전층과 제3도 전층을 순차적으로 적층하는 단계와, 상기 제3 도전층상에 사진공정을 이용하여 상기 셀어레이의 셀즈트랜스터와 선택트랜지스터 및 상기 주변회로의 저전압 트랜지스터와 고전압 트랜지스터의 형성을 위한 제3 포토레지스트 패턴을 형성하는 단계와, 상기 제3 포토레지스트 패턴을 식각마스크로 하여 제3도전층 제2도전층, 제3 절연막, 제1 도전층, 제2 절연막 및 제1 절연막을 식각하는 단계 및상기 제3 포토레지스트 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치 제조 방법.
  6. 제4항에 있어서, 상기 제1 도전층과 제2 도전층은 폴리실리콘막으로 형성하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 제조 방법.
  7. 제4항에 있어서, 상기 제3 도전층은 텅스텐실리사이드막으로 형성하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 제조 방법.
  8. 제4항에 있어서, 상기 제1 절연막과 제2 절연막은 산화막과 산질화막 중 어느 하나로 형성하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 제조 방법.
KR1019950026501A 1995-08-24 1995-08-24 비휘발성 반도체 메모리장치 및 그 제조방법 KR0161428B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950026501A KR0161428B1 (ko) 1995-08-24 1995-08-24 비휘발성 반도체 메모리장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026501A KR0161428B1 (ko) 1995-08-24 1995-08-24 비휘발성 반도체 메모리장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970013382A true KR970013382A (ko) 1997-03-29
KR0161428B1 KR0161428B1 (ko) 1998-12-01

Family

ID=19424461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026501A KR0161428B1 (ko) 1995-08-24 1995-08-24 비휘발성 반도체 메모리장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0161428B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475033B1 (ko) * 1998-06-08 2005-05-27 삼성전자주식회사 불휘발성 메모리소자 제조방법
KR100487515B1 (ko) * 1998-08-17 2005-07-07 삼성전자주식회사 이이피롬 장치의 제조 방법
KR100831502B1 (ko) * 2005-10-27 2008-05-22 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3749101B2 (ja) * 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
JP2003023114A (ja) * 2001-07-05 2003-01-24 Fujitsu Ltd 半導体集積回路装置およびその製造方法
KR100407573B1 (ko) * 2001-08-09 2003-11-28 삼성전자주식회사 부유 트랩형 비휘발성 메모리 장치 형성 방법
KR100437451B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 트랩형 비휘발성 메모리 장치의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475033B1 (ko) * 1998-06-08 2005-05-27 삼성전자주식회사 불휘발성 메모리소자 제조방법
KR100487515B1 (ko) * 1998-08-17 2005-07-07 삼성전자주식회사 이이피롬 장치의 제조 방법
KR100831502B1 (ko) * 2005-10-27 2008-05-22 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR0161428B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR100231964B1 (ko) 다결정 실리콘 스페이서 터널 영역을 사용하여 비휘발성 메모리 셀을 형성하는 방법
KR960036027A (ko) 불휘발성 메모리 소자 및 그 제조방법
KR980006267A (ko) 불휘발성 메모리 장치 및 그 제조방법
KR950034731A (ko) 비휘발성 반도체 메모리장치의 제조방법
KR970013382A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR900010795A (ko) 반도체 불휘발성 메모리 및 그 제조방법
KR970012987A (ko) 소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법
KR100470992B1 (ko) 비활성메모리장치의저항형성방법
KR930014995A (ko) 비휘발성 메모리의 제조방법
KR100734075B1 (ko) 플래쉬 메모리 셀의 구조 및 그의 제조 방법
KR0185636B1 (ko) 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법
KR19990009327A (ko) 불휘발성 메모리 장치의 제조 방법
KR19990015776A (ko) 저항 장치
KR0154740B1 (ko) 불 휘발성 반도체 메모리 장치의 제조방법
KR960026900A (ko) 가상 접지 eprom 셀 구조를 갖는 비휘발성 반도체 기억 장치 및 그 제조 방법
KR0165344B1 (ko) 불휘발성 기억장치의 소자분리 방법
KR960015924A (ko) 불휘발성 반도체 메모리장치의 제조방법
KR20020009829A (ko) 불휘발성 반도체 메모리 소자 및 그 제조방법
KR100342823B1 (ko) 플래쉬 메모리 소자의 제조방법
KR19990051182A (ko) 폴리실리콘 저항 소자 및 그 형성 방법
KR960015923A (ko) 불휘발성 반도체 메모리장치의 제조방법
KR100482350B1 (ko) 비휘발성메모리장치의제조방법
KR930008080B1 (ko) 불휘발성 메모리장치의 제조방법
KR970072452A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
JPH05211316A (ja) 薄膜マスクｒｏｍ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee