KR980006267A - 불휘발성 메모리 장치 및 그 제조방법 - Google Patents

불휘발성 메모리 장치 및 그 제조방법 Download PDF

Info

Publication number
KR980006267A
KR980006267A KR1019960020360A KR19960020360A KR980006267A KR 980006267 A KR980006267 A KR 980006267A KR 1019960020360 A KR1019960020360 A KR 1019960020360A KR 19960020360 A KR19960020360 A KR 19960020360A KR 980006267 A KR980006267 A KR 980006267A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
interlayer insulating
memory cell
gate
Prior art date
Application number
KR1019960020360A
Other languages
English (en)
Other versions
KR0183877B1 (ko
Inventor
권기호
장동수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960020360A priority Critical patent/KR0183877B1/ko
Priority to JP14824397A priority patent/JP4245085B2/ja
Priority to US08/869,703 priority patent/US5852311A/en
Publication of KR980006267A publication Critical patent/KR980006267A/ko
Application granted granted Critical
Publication of KR0183877B1 publication Critical patent/KR0183877B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

불휘발성 메모리 장치 및 그 제조방법에 대해 기재하고 잇다. 이에 따르면, 저항층의 저항을 일정하게 유지 하기 위한 캐핑층을, 저항층의 측벽을 충분히 감쌀수 있도록 저항층보다 큰 크기로 형성하거나, 저항층과 동시에 패터닝하여 동일한 크기로 형성함으로써, 캐핑층 패터닝시 저항층 측벽의 스트링거 발생을 방지할 수 있다.

Description

불휘발성 메모리 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4a도 내지 제 4e도는 볼 발명의 제1실시예에 따른 상기 불휘발성 메모리장치를 제조하는 방법을 설명하기 위하여 도시한 단면도들.

Claims (10)

  1. 메모리 셀 영역에 배치되고, 제1도전층으로 형성된 플로우팅게이트 상기 플로우팅 게이트 상에 형성된 층간절연층 및 상기 층간절연층 상에 형성되고 제2도전층으로 형성된 컨트롤 게이트를 구비하는 불휘발성 메모리 셀의 게이트; 주변회로 영역에 배치되고, 제1도전층으로 형성된 저항층; 상기 저항층의 일 표면에 형성된 층간절연층; 및 상기 층간절연층 상에 제2도전층을 이용하여 상기 저항층의 측벽을 완전히 걸리는 모양으로 형성되고, 그 일부가 상기 저항층을 전기적으로 접속하는 콘택홀이 형성되어 있는 캐핑층을 구비하는 것을 특징으로 하는 불휘발성 메모리 장치
  2. 제1항에 있어서, 상기 제2도전층은 다결정실리콘층 및 금속실리사이드층의 적층구조로 형성된 것을 특징으로 하는 불휘발성 메모리 장치
  3. 메모리 셀 영역에 배치되고, 제1도전층으로 형성된 플로우팅게이트, 상기 플로우팅 게이트 상에 형성된 층간절연층 및 상기 층간절연층 상에 형성되고, 제2도전층으로 형성된 컨트롤 게이틀 구비하고 불휘발성 메모리 셀의 게이트; 주변회로 영역에 배치되고, 제1도전층으로 형성된 저항층; 상기 저항층의 일 표면에 형성된 층간절연층; 및 상기 층간절연층 상에 제2도전층을 이용하여 상기 저항층과 동일한 크기로 형성되고, 그 일부에 상기 저항층을 전기적으로 접속하기 위한 콘택홀이 형성되어 있는 캐핑층을 구비하는 것을 특징으로 하는 불휘발성 메모리 장치
  4. 메모리 셀 영역과 주변회로 영역으로 구분된 반도체 기판 상에 제1도전층을 형성하는 제1단계; 상기 제1도전층을 패터닝하여, 메모리 셀 영역에는 플로팅 게이트 라인을 한정하는 제1도전층 패턴을 형성하고, 주변회로 영역에는 저항층을 형성하는 제2단계; 제1도전층 패턴 및 저항층이 형성된 결과물 전면에 층간절연층 및 재2도전층을 형성하는 제3단계; 및 메모리 셀 영역의 상기 제2도전층, 층간절연층 및 제1도전층 패턴을 식각하여, 컨틀롤 게이트, 층간절연층 및 플로팅 게이트로 이루어지는 불휘발성 메모리 장치의 게이트를 형성하고, 주변회로 영역의 상기 제2도전층 및 층간절연층을 식각하여 저항층보다 큰 패턴의 캐핑층을 형성하는 제4단계를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조방법
  5. 제4항에 있어서, 상기 캐핑층은 상기 저항층의 측벽을 충분히 감쌀수 있는 크기로 형성하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법
  6. 제4항에 있어서, 상기 제1도전층은 다결정실리콘에 불순물을 주입하여 형성하고, 상기 층간절연층은 제1산화막/질화막/제2산화막(ONO)로 형성하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조방법
  7. 제4항에 있어서, 상기 제2도전층은 다결정실리콘층 및 금속실리사이드층의 적층구조로 형성하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조방법
  8. 제4항에 있어서, 상기 제4단계 이후, 상기 캐핑층을 부분적으로 식각하여 층간절연층을 노출시키는 제1콘택홀 및 주변회로 영역의 게이트를 형성하는 제5단계; 제1콘택홀 및 주변회로부 게이트가 형성된 결과물 전면에 절연막으로 된 평탄화층을 형성하는 제6단계; 저항층 상에 형성된 편탄화층 및 층간절연층을 부분적으로 식각하여 상기 저항층 일부를 노출시키는 제2콘택홀을 형성하는 제7단계; 및 상기 제2콘택홀을 통하여 상기 저항층과 전기적으로 접속되는 금속층을 형성하는 제8단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조방법
  9. 메모리 셀 영역과 주변회로 영역으로 구분된 반도체 기판 상에 제1도전층을 형성하는 제1단계; 상기 제1도전층을 패터닝하여, 플로팅 게이트 라인이 형성될 메모리 셀 영역에 제1도전층 패턴을 형성하는 제2단계; 제1도전층 패턴이 형성된 결과물 전면에 층간절연층 및 제2도전층을 형성하는 제3단계; 및 메모리 셀 영역 및 주변회로 영역의 상기 제2도전층, 층간절연층 및 제1도전층 패턴을 동시에 식각하여, 메모리 셀 영역에는 컨트롤 게이트, 층간절연층 및 플로팅 게이트로 이루어지는 불휘발성 메모리 장치의 게이트를 형성하고, 주변회로 영역에는 저항층, 이와 동일한 크기를 갖는 캐핑층을 형성하는 제4단계를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조방법
  10. 제9항에 있어서, 상기 제2 도전층은 다결정실리콘층 및 금속실리사이드층의 적층구조로 형성하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조방법
KR1019960020360A 1996-06-07 1996-06-07 불휘발성 메모리 장치 및 그 제조방법 KR0183877B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960020360A KR0183877B1 (ko) 1996-06-07 1996-06-07 불휘발성 메모리 장치 및 그 제조방법
JP14824397A JP4245085B2 (ja) 1996-06-07 1997-06-05 不揮発性メモリ装置及びその製造方法
US08/869,703 US5852311A (en) 1996-06-07 1997-06-05 Non-volatile memory devices including capping layer contact holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020360A KR0183877B1 (ko) 1996-06-07 1996-06-07 불휘발성 메모리 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR980006267A true KR980006267A (ko) 1998-03-30
KR0183877B1 KR0183877B1 (ko) 1999-03-20

Family

ID=19461107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020360A KR0183877B1 (ko) 1996-06-07 1996-06-07 불휘발성 메모리 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5852311A (ko)
JP (1) JP4245085B2 (ko)
KR (1) KR0183877B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470992B1 (ko) * 1997-10-20 2005-07-04 삼성전자주식회사 비활성메모리장치의저항형성방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0145058B1 (ko) * 1994-12-31 1998-07-01 김광호 스태틱 랜덤 억세스 메모리 소자 및 제조방법
US6028002A (en) 1996-05-15 2000-02-22 Micron Technology, Inc. Refractory metal roughness reduction using high temperature anneal in hydrides or organo-silane ambients
JP3586072B2 (ja) * 1997-07-10 2004-11-10 株式会社東芝 不揮発性半導体記憶装置
EP0893831A1 (en) * 1997-07-23 1999-01-27 STMicroelectronics S.r.l. High voltage capacitor
EP0923116A1 (en) * 1997-12-12 1999-06-16 STMicroelectronics S.r.l. Process for manufacturing integrated multi-crystal silicon resistors in MOS technology and integrated MOS device comprising multi-crystal silicon resistors
JP4392867B2 (ja) 1998-02-06 2010-01-06 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3070574B2 (ja) * 1998-04-01 2000-07-31 日本電気株式会社 半導体記憶装置及びその製作方法
JP2000091485A (ja) 1998-07-14 2000-03-31 Denso Corp 半導体装置
US6165861A (en) * 1998-09-14 2000-12-26 Taiwan Semiconductor Manufacturing Company Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion
TW468271B (en) * 1999-03-26 2001-12-11 United Microelectronics Corp Thin film resistor used in a semiconductor chip and its manufacturing method
US6384448B1 (en) * 2000-02-28 2002-05-07 Micron Technology, Inc. P-channel dynamic flash memory cells with ultrathin tunnel oxides
US6639835B2 (en) 2000-02-29 2003-10-28 Micron Technology, Inc. Static NVRAM with ultra thin tunnel oxides
JP4313941B2 (ja) * 2000-09-29 2009-08-12 株式会社東芝 半導体記憶装置
KR100399350B1 (ko) * 2001-08-09 2003-09-26 삼성전자주식회사 부유 트랩형 소자를 가지는 비휘발성 반도체 메모리 장치및 그 제조방법
US6664589B2 (en) * 2001-08-30 2003-12-16 Micron Technology, Inc. Technique to control tunneling currents in DRAM capacitors, cells, and devices
JP4647175B2 (ja) 2002-04-18 2011-03-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100456700B1 (ko) * 2002-10-09 2004-11-10 삼성전자주식회사 저항 패턴을 가지는 반도체 장치 및 그 제조방법
KR100642901B1 (ko) * 2003-10-22 2006-11-03 매그나칩 반도체 유한회사 비휘발성 메모리 소자의 제조 방법
JP4583878B2 (ja) * 2004-10-29 2010-11-17 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4113199B2 (ja) 2005-04-05 2008-07-09 株式会社東芝 半導体装置
US7560763B2 (en) * 2005-05-16 2009-07-14 Oki Semiconductor Co., Ltd. Semiconductor device and method for fabricating the same
KR100654559B1 (ko) * 2005-12-26 2006-12-05 동부일렉트로닉스 주식회사 노어형 플래시 메모리 셀 어레이 및 그의 제조 방법
JP5010151B2 (ja) * 2006-01-30 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
KR101044486B1 (ko) * 2009-05-25 2011-06-27 주식회사 하이닉스반도체 반도체 소자의 레지스터 및 그 제조방법
JP5418441B2 (ja) * 2010-08-13 2014-02-19 富士通セミコンダクター株式会社 半導体装置
JP5573971B2 (ja) * 2013-01-16 2014-08-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2015015347A (ja) * 2013-07-04 2015-01-22 株式会社東芝 不揮発性半導体記憶装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367580A (en) * 1980-03-21 1983-01-11 Texas Instruments Incorporated Process for making polysilicon resistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470992B1 (ko) * 1997-10-20 2005-07-04 삼성전자주식회사 비활성메모리장치의저항형성방법

Also Published As

Publication number Publication date
KR0183877B1 (ko) 1999-03-20
JPH1056161A (ja) 1998-02-24
JP4245085B2 (ja) 2009-03-25
US5852311A (en) 1998-12-22

Similar Documents

Publication Publication Date Title
KR980006267A (ko) 불휘발성 메모리 장치 및 그 제조방법
US8030738B2 (en) Semiconductor device with resistor pattern and method of fabricating the same
KR100323140B1 (ko) 낸드형 플래쉬 메모리소자 및 그 제조방법
US7084030B2 (en) Method of forming a non-volatile memory device having floating trap type memory cell
KR960036027A (ko) 불휘발성 메모리 소자 및 그 제조방법
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
US6384449B2 (en) Nonvolatile memory and method for fabricating the same
KR960039404A (ko) 불휘발성 메모리장치 및 그 제조방법
US5946569A (en) DRAM contact process by localized etch-stop removal
US20040175924A1 (en) Semiconductor device having resistor and method of fabricating the same
KR950000519B1 (ko) 폴리실리콘층을 이용한 자기정렬콘택 제조방법
JP4031178B2 (ja) 半導体高抵抗素子の製造方法
KR20050024706A (ko) 플래시 메모리 소자의 제조 방법
US20090267177A1 (en) Semiconductor device and method of fabricating the same
JP2003158206A (ja) フラットセルメモリ素子のシリサイド膜製造方法
KR970013382A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
US6495419B1 (en) Nonvolatile memory in CMOS process flow
US6812096B2 (en) Method for fabrication a flash memory device having self-aligned contact
KR19990080754A (ko) 비휘발성 반도체 소자 및 그 제조방법
KR20000013433A (ko) 선택적 금속 실리사이드막 형성방법
JP2001196477A5 (ko)
KR100523919B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100305880B1 (ko) 트랜지스터의제조방법
KR0165359B1 (ko) 반도체 소자의 전극 보호 스페이서 및 그 형성방법
KR100218267B1 (ko) 고저항과 저저항의 저항층을 갖는 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091214

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee