KR970012987A - 소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법 - Google Patents

소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법 Download PDF

Info

Publication number
KR970012987A
KR970012987A KR1019950026502A KR19950026502A KR970012987A KR 970012987 A KR970012987 A KR 970012987A KR 1019950026502 A KR1019950026502 A KR 1019950026502A KR 19950026502 A KR19950026502 A KR 19950026502A KR 970012987 A KR970012987 A KR 970012987A
Authority
KR
South Korea
Prior art keywords
memory device
insulating film
region
channel stop
forming
Prior art date
Application number
KR1019950026502A
Other languages
English (en)
Other versions
KR0183730B1 (ko
Inventor
주경중
최정혁
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950026502A priority Critical patent/KR0183730B1/ko
Priority to JP8219934A priority patent/JPH09283728A/ja
Priority to US08/701,627 priority patent/US5841163A/en
Publication of KR970012987A publication Critical patent/KR970012987A/ko
Priority to US09/135,246 priority patent/US6121115A/en
Application granted granted Critical
Publication of KR0183730B1 publication Critical patent/KR0183730B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/10—Preliminary treatment of the selenium or tellurium, its application to the foundation plate, or the subsequent treatment of the combination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

본 발명은 소자 분리 특성을 향상시키는 반도체 기억 장치에 관해 게시한다. 본 발명은 기억 소자 내의 필드 산화막 하부에 채널 정지 불순물층을 형성하는데, 채널 정지 불순물층을 필드 산화막의 폭보다 좁게 형성함으로 활성영역을 침범하지 않게 하여 기억 소자의 구동 전류와 접합 항복 전압을 감소시키지 않으며, 셀 트랜지스터에 저장된 데이터판독시 핫 전자도 발생시키지 않는다. 또한 기억 소자 내의 필드 산화막에 제2채널 정지 불순물을 이온 주입할 때 별도의 추가 마스크를 사용하지 않고, 기존의 부유 게이트 형성을 위한 마스크를 사용하여 불순물을 주입함으로써 고집적 기억 소자에서 소자간 이격거리가 서브 미크론에 해당하는 사진 공정이 어려운 문제도 해결할 수가 있다.

Description

소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명을 설명하기 위한 낸드(NAND) 플래쉬(FLASH) EEPROM의 셀어레이 배치도이다.
제9도는 본 발명에 의한 채널 정지 불순물층이 형성된 반도체 기억장치를 도시한 단면도이다.

Claims (5)

  1. 기억 소자 영역과 선택 트랜지스터 영역으로 구성되고 상기 각 영역에는 필드절연막이 형성된 반도체 기판에 있어서, 상기 기억 소자 영경의 필드 절연막 하부에는 필드절연막의 폭보다 작게 형성되고, 상기 선택 트랜지스터 영역의 필드절연막 하부에는 필드절연막의 폭만큼 형성된 채널 정지 불순물층들을 포함하는 것을 특징으로 하는 반도체 기억 장치.
  2. 반도체 기판 전면에 패드 절연막, 제1 물직막 및 제2 물질막을 적층하는 단계; 상기 기판의 활성 영역에 제1포토레지스트 패턴을 형성하고 필드영역의 제2물질막을 사진식각공정을 이용하여 제거하는 단계, 상기 제1포토레지스트 패턴을 제거하는 단계; 상기 기억 소자 영역에 제2포토레지스트 패턴을 형성하는 단계; 상기 선택 트랜지스터의 필드 영역에 제1 채닐 정지 불순물을 주입하는 단계; 상기 제2포토레지스트 패턴을 제거하는 단계; 상기 기판의 필드 영역에 필드 절연막을 형성하는 단계; 상기 기판의 활성 영역에 형성된 제2물질막, 제1물질막 및 패드 절연막을 식각하는 단계; 상기 기판 전면에 게이트 절연막과 제1도전층을 적층하는 단계; 상기 기억 소자 영역에 형성된 필드 절연막의 중앙 부분에 필드 절연막의 길이 방향으로 개구부를 형성하기 위한 제3포토레지스트 패턴을 형성하는 단계; 상기 개구부에 형성된 제1도전층, 게이트 절연막을 제거하는 단계; 및 상기 개구부에 제2채널 정지 불순물을 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.
  3. 제2항에 있어서, 상기 제3포토레지스트 패턴을 제거하는 단계와 상기 기판 전면에 유전체막과 제2도전층을 적층하는 단계 및 상기 셀트랜지스터와 선택 트랜지스터의 게이트 절연막, 부유 게이트, 유전체막, 제어게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.
  4. 제2항에 있어서, 상기 제1채널 정지 불순물로는 보론을 사용하고, 상기 보론의 주입량은 2.0E13~7.0E13/cm의 도우즈를 사용하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.
  5. 제2항에 있어서, 상기 제2채널 정지 불순물로는 보론을 사용하고, 상기 보론의 주입량은 9.0E13~3.0E13/cm의 도우즈를 사용하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.
KR1019950026502A 1995-08-24 1995-08-24 소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법 KR0183730B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950026502A KR0183730B1 (ko) 1995-08-24 1995-08-24 소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법
JP8219934A JPH09283728A (ja) 1995-08-24 1996-08-21 フラッシュメモリ装置及びその製造方法
US08/701,627 US5841163A (en) 1995-08-24 1996-08-22 Integrated circuit memory devices having wide and narrow channel stop layers
US09/135,246 US6121115A (en) 1995-08-24 1998-08-17 Methods of fabricating integrated circuit memory devices having wide and narrow channel stop layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026502A KR0183730B1 (ko) 1995-08-24 1995-08-24 소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970012987A true KR970012987A (ko) 1997-03-29
KR0183730B1 KR0183730B1 (ko) 1999-04-15

Family

ID=19424463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026502A KR0183730B1 (ko) 1995-08-24 1995-08-24 소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법

Country Status (3)

Country Link
US (2) US5841163A (ko)
JP (1) JPH09283728A (ko)
KR (1) KR0183730B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177333B1 (en) * 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
KR100356468B1 (ko) * 1999-12-29 2002-10-18 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
US6730569B2 (en) * 2000-12-19 2004-05-04 Texas Instruments Incorporated Field effect transistor with improved isolation structures
US6806541B2 (en) * 2001-10-25 2004-10-19 Texas Instruments Incorporated Field effect transistor with improved isolation structures
US6864530B2 (en) * 2002-03-05 2005-03-08 Hynix Semiconductor America, Inc. High density flash memory architecture with columnar substrate coding
DE10232938B4 (de) * 2002-07-19 2005-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer vergrabenen Bitleitung für einen Halbleiterspeicher
JP3720014B2 (ja) * 2002-11-01 2005-11-24 日本テキサス・インスツルメンツ株式会社 固体撮像装置
KR100538075B1 (ko) * 2003-09-01 2005-12-20 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100843141B1 (ko) * 2006-05-19 2008-07-02 삼성전자주식회사 비휘발성 메모리 집적 회로 장치 및 그 제조 방법
US8017480B2 (en) * 2006-06-13 2011-09-13 Macronix International Co., Ltd. Apparatus and associated method for making a floating gate cell in a virtual ground array

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194924A (en) * 1984-05-23 1993-03-16 Hitachi, Ltd. Semiconductor device of an LDD structure having a floating gate
US4675982A (en) * 1985-10-31 1987-06-30 International Business Machines Corporation Method of making self-aligned recessed oxide isolation regions
JP3059442B2 (ja) * 1988-11-09 2000-07-04 株式会社日立製作所 半導体記憶装置
US5061654A (en) * 1987-07-01 1991-10-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit having oxide regions with different thickness
US5568418A (en) * 1992-09-30 1996-10-22 Sgs-Thomson Microelectronics S.R.L. Non-volatile memory in an integrated circuit
DE69232311D1 (de) * 1992-09-30 2002-01-31 St Microelectronics Srl Herstellungsverfahren von integrierten Vorrichtungen und so hergestellte integrierte Vorrichtung
JP3271105B2 (ja) * 1993-10-28 2002-04-02 ソニー株式会社 半導体装置及びその形成方法
JPH07176701A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体装置とその製造方法
US5556798A (en) * 1994-12-01 1996-09-17 United Microelectronics Corp. Method for isolating non-volatile memory cells
KR0170285B1 (ko) * 1995-05-12 1999-03-30 김광호 반도체 장치의 소자 분리 방법

Also Published As

Publication number Publication date
KR0183730B1 (ko) 1999-04-15
US5841163A (en) 1998-11-24
US6121115A (en) 2000-09-19
JPH09283728A (ja) 1997-10-31

Similar Documents

Publication Publication Date Title
KR100231964B1 (ko) 다결정 실리콘 스페이서 터널 영역을 사용하여 비휘발성 메모리 셀을 형성하는 방법
US20060076607A1 (en) Non-volatile memory and method of fabricating same
US5917218A (en) Peripheral circuits including high voltage transistors with LDD structures for nonvolatile memories
KR0138312B1 (ko) 비휘발성 반도체 메모리장치의 제조방법
US8093631B2 (en) Non-volatile memory device and method for fabricating the same
KR100568445B1 (ko) 부분 소노스 형 게이트 구조체를 제조하는 방법 및 그것을갖는 비휘발성 메모리 셀 제조 방법
US6451652B1 (en) Method for forming an EEPROM cell together with transistor for peripheral circuits
KR970012987A (ko) 소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법
US6380031B1 (en) Method to form an embedded flash memory circuit with reduced process steps
KR20000011256A (ko) 불휘발성메모리장치및그제조방법
KR100251229B1 (ko) 노아형 마스크 롬의 개선된 구조 및 그 제조방법
KR100538886B1 (ko) 플래쉬 메모리 소자의 고전압 트랜지스터
KR100606536B1 (ko) 비휘발성 메모리 소자 및 그의 제조방법
US5372961A (en) Method for manufacturing a semiconductor integrated circuit device
KR970013382A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR900007118A (ko) 불휘발성 반도체기억장치 및 그 제조방법
US6300195B1 (en) Process for manufacturing semiconductor integrated memory devices with cells matrix having virtual ground
US6365456B1 (en) Process for manufacturing semiconductor integrated memory devices with cells matrix having virtual ground
KR900004730B1 (ko) 반도체 기억장치(半導體記憶裝置) 및 그 제조방법
KR0155829B1 (ko) Nand형 불휘발성 메모리장치 및 그 제조방법
KR0147649B1 (ko) 불휘발성 반도체 메모리 장치 제조방법
KR0172271B1 (ko) 플래쉬 이이피롬 셀의 제조방법
JP3117028B2 (ja) 半導体記憶装置
KR0165344B1 (ko) 불휘발성 기억장치의 소자분리 방법
KR100195210B1 (ko) 불휘발성 메모리장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee