KR910020902A - Dram셀 제조방법 - Google Patents
Dram셀 제조방법 Download PDFInfo
- Publication number
- KR910020902A KR910020902A KR1019900007819A KR900007819A KR910020902A KR 910020902 A KR910020902 A KR 910020902A KR 1019900007819 A KR1019900007819 A KR 1019900007819A KR 900007819 A KR900007819 A KR 900007819A KR 910020902 A KR910020902 A KR 910020902A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- charge storage
- conductive layer
- electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명에 따라 DRAM 셀을 제조하는 과정을 나타내는 단면도.
Claims (3)
- DAM셀 제조방법에 있어서, 실리콘 기판 일정부분에 소자분리 산화막을 형성하고, 노출된 실리콘 기판에 게이트 산화막, 게이트 전극 및 게이트 전극선용 도전층 및 제1절연층을 소정두께 형성하는 단계와, 광리 소그라피 기술을 이용하여 최소한의 선폭 간격으로 상기 게이트 산화막 및 소자분리 산화막 상부에서 게이트전극 및 게이트 전극선을 형성하고, 게이트 전극 및 게이트 전극선을 형성하고, 게이트전극 및 게이트 전극선 측벽에 절연 스페이서를 형성하는 단계와, 상기 게이트전극 양측의 실리콘 기판내에 소오스 및 드레인 전극을 형성하는 단계와, 전체 표면상부에서 일정두께의 제2절연층을 형성하는 단계와, 상기 제2절연층 상부에 제2전하보존 전극용 도전층을 형성하고 감광막을 마스크로 사용한 광리소그라피 기술로 게이트전극 일정상부에서 게이트 전극선 일정 상부까지 상기 제1전하보존 전극용 도전층과 제2절연층의 일부를 식각하여 콘택홈을 형성하는 단계와, 상기 콘택홈 및 제1전하보존 전극용 도전층 상부에 제2전하보존 전극용 도전층을 형성하고, 광리소그라피 기술에 의해 전하보존전극을 형성하는 단계와, 상기 전하보존전극 표면에 캐패시터 유전체막을 형성하고, 전체적으로 플레이트 전극용 도전층을 형성한후 광리소그라피 기술로 플레이트 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 DRAM셀 제조방법.
- 제1항에 있어서, 상기 제1전하보존 전극용 도전층의 두께는 상기 제2전하보존 전극용 도전층의 두께보다 두껍게 하여 전하보존전극의 표면적을 크게한 것을 특징으로 하는 DRAM셀 제조방법.
- 제1항에 있어서, 상기 제2절연층은 산화막인 특징으로 하는 DRAM셀 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900007819A KR930002291B1 (ko) | 1990-05-30 | 1990-05-30 | Dram 셀 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900007819A KR930002291B1 (ko) | 1990-05-30 | 1990-05-30 | Dram 셀 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910020902A true KR910020902A (ko) | 1991-12-20 |
| KR930002291B1 KR930002291B1 (ko) | 1993-03-29 |
Family
ID=19299538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900007819A KR930002291B1 (ko) | 1990-05-30 | 1990-05-30 | Dram 셀 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930002291B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328706B1 (ko) * | 1999-06-22 | 2002-03-20 | 박종섭 | 반도체장치 |
-
1990
- 1990-05-30 KR KR1019900007819A patent/KR930002291B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328706B1 (ko) * | 1999-06-22 | 2002-03-20 | 박종섭 | 반도체장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930002291B1 (ko) | 1993-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016805A (ko) | 반도체 소자의 적층 캐패시터 제조 방법 | |
| KR950028198A (ko) | 캐패시터 제조방법 | |
| KR920022525A (ko) | 디램셀의 캐패시터 제조 방법 및 그 구조 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR920008938A (ko) | 스택캐패시터 및 그제조방법 | |
| KR910020902A (ko) | Dram셀 제조방법 | |
| KR950026042A (ko) | 적층 캐패시터 제조방법 | |
| KR950007168A (ko) | 반도체 장치의 캐패시터 전극 제조 방법 | |
| KR920010968A (ko) | 적층캐패시터 제조방법 | |
| KR940016776A (ko) | 열린 박스(box) 구조의 전하보존전극 제조 방법 | |
| KR950026036A (ko) | 반도체소자 및 그 제조방법 | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR950025999A (ko) | 캐패시터 제조방법 | |
| KR950025983A (ko) | 캐패시터 제조방법 | |
| KR930014986A (ko) | Dram셀 및 그 제조방법 | |
| KR940016775A (ko) | 울타리 구조의 전하보존전극 제조 방법 | |
| KR920020727A (ko) | 자기 정렬콘택 제조방법 | |
| KR920010836A (ko) | 반도체 소자의 콘택 제조방법 | |
| KR920007184A (ko) | 반도체장치의 제조방법 | |
| KR970003959A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR940016769A (ko) | 고집적 반도체기억장치의 전하보존전극 제조 방법 | |
| KR940016786A (ko) | 반도체 메모리 장치의 제조 방법 | |
| KR910020900A (ko) | Dram 셀 및 그 제조방법 | |
| KR960009192A (ko) | 디램셀의 제조방법 | |
| KR930015009A (ko) | 디램 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |