KR950026036A - 반도체소자 및 그 제조방법 - Google Patents
반도체소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR950026036A KR950026036A KR1019940003132A KR19940003132A KR950026036A KR 950026036 A KR950026036 A KR 950026036A KR 1019940003132 A KR1019940003132 A KR 1019940003132A KR 19940003132 A KR19940003132 A KR 19940003132A KR 950026036 A KR950026036 A KR 950026036A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- gate
- forming
- substrate
- region
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, MOS트랜지스터의 전류구동능력을 증대시키기 위한 것이다.
본 발명은 트렌치가 형성된 제1도전형의 반도체기판과, 상기 트렌치의 양측면부위에 게이트절연막을 개재하여 측벽스페이서형태로 각각 형성된 제1게이트전극 및 제2게이트전극, 상기 제1게이트전극과 제2게이트전극 상부에 형성되어 상기 제1게이트전극과 제2게이트전극과 연결됨으로써 하나의 게이트를 이루는 상부게이트, 상기 제1게이트전극과 제2게이트전극 사이의 트렌치영역의 기판내에 형성된 드레인영역, 상기 드레인영역 반대측의 상기 제1게이트전극과 제2게이트전극 각각의 양단의 기판표면부위에 형성된 소오스영역, 상기 상부게이트 하부에 절연층을 개재하여 형성되며 상기 드레인영역과 접속된 드레인콘택부, 상기 소오스영역 상부에 형성된 소오스콘택부를 포함하여 구성된 반도체소자를 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 이중게이트를 갖는 MOS트랜지스터 단면구조도,
제3도는 본 발명에 의한 이중게이트를 갖는 MOS랜지스터의 개략적인 레이아웃.
Claims (3)
- 트렌치가 형성된 제1도전형의 반도체기판(11)과, 상기 트렌치의 양측면부위에 게이트절연막(13)을 개재하여 측벽스페이서형태로 각각 형성된 제1게이트전극(15A) 및 제2게이트전극(15B), 상기 제1게이트전극(15A)과 제2게이트전극(15B) 상부에 형성되어 상기 제1게이트전극(15A)과 제2게이트전극(15B)과 연결됨으로써 하나의 게이트를 이루는 상부게이트(20), 상기 제1게이트전극(15A)과 제2게이트전극(5B) 사이의 트렌치영역의 기판내에 형성된 드레인영역(16B), 상기 드레인영역(16B) 반대측의 상기 제1게이트전극(15A)과 제2게이트전극(5B) 각각의 양단의 기판표면부위에 형성된 소오스영역(16A), 상기 상부게이트(20) 하부에 절연층(19)을 개재하여 형성되며 상기 드레인영역(16B)과 접속된 드레인콘택부(18), 상기 소오스영역(16A) 상부에 형성된 소오스콘택부(22A)를 포함하여 구성된 것을 특징으로 하는 반도체소자.
- 제1도전형의 반도체기판(11)의 소자형성영역을 이방성식각에 의해 선택적으로 식각하여 트렌치(12)를 형성하는 공정과, 상기 반도체기판 전면에 게이트절연막(13)을 형성하는 공정, 상기 트렌치 양측면부위에 측벽스페이서 형태의 제1게이트전극(15A) 및 제2게이트전극(15B)을 각각 형성하는 공정, 제2도전형의 불순물을 이온주입하여 상기 제1게이트전극(15A)과 제2게이트전극(15B)사이의 트렌치영역의 기판내에 드레인영역(16B)을 형성함과 동시에 드레인영역 반대측의 제1게이트전극(15A) 및 제2게이트전극(15B) 양단부의 기판영역내에 소오스영역(16A)을 형성하는 공정, 기판 전면에 제1절연층(17)을 형성하는 공정, 상기 제1절연층을 에치백하여 상기 제1 및 제2게이트전극을 절연시킴과 동시에 상기 드레인영역(16)을 노출시키는 제1콘택홀을 형성하는 공정, 상기 제1콘택홀내에 드레인콘택(18)을 형성하는 공정, 기판 전면에 제2절연층(19)을 형성하는 공정, 상기 제2절연층(19)을 에치백하여 상기 제1 및 게이트전극 상부를 노출시키는 공정, 및 기판상에 도전물질을 증착하고 패터닝하여 상기 노출된 제1 및 제2게이트전극의 상부를 통해 제1 및 제2게이트전극과 접속되는 상부게이트(20)를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자 제조방법.
- 제2항에 있어서, 상기 상부게이트를 형성하는 공정후에 기판 전면에 층간절연층(21)을 형성하는 공정과, 상기 층간절연층의 소정부위를 선택적으로 식각하여 상기 소오스영역(16A)을 노출시키는 제2콘택홀을 형성함과 동시에 상기 드레인콘택부(18)표면을 노출시키는 제3콘택홀을 형성하는 공정, 기판상에 금속을 증착하고 패터닝하여 상기 제2콘택홀을 통해 상기 소오스영역(16A)과 접속되는 소오스콘택부(22A)를 형성함과 동시에 상기 드레인콘택부(18)과 접속되는 금속층(22B)을 형성하는 공정이 더 포함되는 것을 특징으로 하는 반도체소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940003132A KR950026036A (ko) | 1994-02-22 | 1994-02-22 | 반도체소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940003132A KR950026036A (ko) | 1994-02-22 | 1994-02-22 | 반도체소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950026036A true KR950026036A (ko) | 1995-09-18 |
Family
ID=66689784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940003132A KR950026036A (ko) | 1994-02-22 | 1994-02-22 | 반도체소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950026036A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100469165B1 (ko) * | 2001-12-22 | 2005-02-02 | 동부전자 주식회사 | 이중 게이트형 반도체 소자 및 그 제조방법 |
| KR100511835B1 (ko) * | 1997-09-19 | 2005-11-28 | 헬퍼리취, 리차드 제이. | 무선호출송수신기및선택적정보삭제방법 |
-
1994
- 1994-02-22 KR KR1019940003132A patent/KR950026036A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100511835B1 (ko) * | 1997-09-19 | 2005-11-28 | 헬퍼리취, 리차드 제이. | 무선호출송수신기및선택적정보삭제방법 |
| KR100469165B1 (ko) * | 2001-12-22 | 2005-02-02 | 동부전자 주식회사 | 이중 게이트형 반도체 소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| KR920001763A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR940016837A (ko) | 반도체 기억장치 및 그의 제조방법 | |
| KR0139573B1 (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR920020756A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR950028198A (ko) | 캐패시터 제조방법 | |
| KR930001484A (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
| KR880014649A (ko) | 반도체 장치 및 그 제조방법 | |
| KR950012642A (ko) | 반도체장치 및 그 제조방법 | |
| KR960039222A (ko) | 반도체장치 및 그 제조방법 | |
| KR980006437A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR950034822A (ko) | 고전압 트랜지스터 및 그 제조방법 | |
| KR970013339A (ko) | 비휘발성 반도체 메모리와 그 제조방법 | |
| KR920022546A (ko) | 모오스 트랜지스터의 구조 및 그 제조방법 | |
| KR960026872A (ko) | 반도체장치 및 그 제조방법 | |
| KR890012400A (ko) | 트랜치를 갖는 반도체 장치와 그의 제조방법 | |
| KR950026036A (ko) | 반도체소자 및 그 제조방법 | |
| KR960026934A (ko) | 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법 | |
| KR970072491A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR960032585A (ko) | 반도체장치 및 그의 제조방법 | |
| KR920005814A (ko) | 전계효과트랜지스터, 메모리셀, 반도체기억장치 및 전계효과트랜지스터의 제조방법 | |
| KR960006032A (ko) | 트랜지스터 및 그 제조방법 | |
| KR940022796A (ko) | 트랜지스터 격리방법 | |
| KR100196503B1 (ko) | 박막트랜지스터 제조 방법 | |
| KR960019772A (ko) | 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |