KR980006437A - 박막 트랜지스터 및 그 제조방법 - Google Patents

박막 트랜지스터 및 그 제조방법

Info

Publication number
KR980006437A
KR980006437A KR1019960022713A KR19960022713A KR980006437A KR 980006437 A KR980006437 A KR 980006437A KR 1019960022713 A KR1019960022713 A KR 1019960022713A KR 19960022713 A KR19960022713 A KR 19960022713A KR 980006437 A KR980006437 A KR 980006437A
Authority
KR
South Korea
Prior art keywords
region
gate electrode
active layer
electrode
thin film
Prior art date
Application number
KR1019960022713A
Other languages
English (en)
Other versions
KR100425855B1 (ko
Inventor
박재덕
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960022713A priority Critical patent/KR100425855B1/ko
Publication of KR980006437A publication Critical patent/KR980006437A/ko
Priority to US09/882,031 priority patent/US6563135B2/en
Priority to US10/196,292 priority patent/US6589826B2/en
Application granted granted Critical
Publication of KR100425855B1 publication Critical patent/KR100425855B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Abstract

본 발명은 박막트랜지스터 및 그 제조방법에 관한 것으로, 특히, 엘디디 또는 오프셋 구조의 박막트랜지스터에 있어서, 게이트전극 이외에 별도로 형성된 전극을 이용하여 엘디디영역 또는 오프셋영역을 균일하게 형성하려하는 것이다. 이를 위하여 본 발명은 절연기판 상에 활성층이 형성되고, 상기 활성층내의 양측에 소오스영역과 드레인영역이 형성되고, 상기 활성층의 상기 소오스영역과 상기 드레인영역 사이의 소정의 위치에 채널영역이 형성되고, 상기 활성층에서 상기 채널영역과 상기 소오스영역 사이, 혹은 상기 채널영역과 상기 드레인영역 사이를 임의영역으로 정의하는 박막트랜지스터에 있어서, 상기 임의영역에 형성되되, 상기 소오스영역, 혹은 상기 드레인 영역의 내측에 위치하는 하나이상의 서브채널영역과, 상기 임의영역에 형성되되, 상기 서브채널과 상기 채널영역 사이에 위치하는 하나이상의 제1영역과, 상기 채널영역 상부에 절연막을 개재하여 형성되는 게이트전극과, 상기 서브채널영역 상부에 절연막을 개재하여 형성되는 하나이상의 서브게이트전극을 구비한다.

Description

박막트랜지스터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4 도는 본 발명의 박막트랜지스터를 화소 스위치용 소자로 채택한 액정표시장치의 화소의 평면도.

Claims (12)

  1. 절연기판 상에 활성층이 형성되고, 상기 활성층내의 양측에 소오스영역과 드레인영역이 형성되고, 상기 활성층의 상기 소오스영역과 상기 드레인영역 사이의 소정의 위치에 채널영역이 형성되고, 상기 활성층에서 상기 채널영역과 상기 소오스영역 사이, 혹은 상기 채널영역과 상기 드레인영역 사이를 임의영역으로 정의하는 박막트랜지스터에 있어서, 상기 임의영역에 형성되되, 상기 소오스영역, 혹은 상기 드레인영역의 내측에 위치하는 하나이상의 서브채널영역과, 상기 임의영역에 형성되되, 상기 서브채널과 상기 채널영역 사이에 위치하는 하나이상의 제1영역과, 상기 채널영역 상부에 절연막을 개재하여 형성되는 게이트전극과, 상기 서브채널영역 상부에 절연막을 개재하여 형성되는 하나이상의 서브게이트전극을 구비하는 박막트랜지스터.
  2. 제1항에 있어서, 상기 게이트전극, 상기 서브게이트전극 및 상기 절연기판의 노출된 표면상에 형성되되, 상기 소오스영역과 상기 드레인영역을 외부와 통하게 하는 콘택홀이 있는 층간절연막과, 상기 층간절연막 상에 상기 층간절연막의 콘택홀을 통하여 상기 소오스영역 및 드레인영역에 연결되어 형성되는 소오스전극 및 드레인전극과, 상기 소오스전극, 상기 드레인전극 및 상기 층간절연막의 노출된 표면상에 형성되되, 상기 드레인전극을 외부에 통하게 하는 콘택홀이 있는 보호막과, 상기 보호막 상에 상기 보호막의 콘택홀을 통하여 상기 드레인전극과 연결되어 형성되는 화소전극을 더 구비하는 것이 특징인 박막트랜지스터.
  3. 제1항에 있어서, 상기 제1영역은 얼디디영역인 것이 특징인 박막트랜지스터.
  4. 제1항에 있어서, 상기 제1영역은 오프셋영역인 것이 특징인 박막트랜지스터.
  5. 제1항에 있어서, 상기 서브게이트전극은 상기 게이트전극과 다른 배선층에 연결된 것이 특징인 박막트랜지스터.
  6. 제5항에 있어서, 상기 배선층은 화소전극과 스토리지 캐패시터를 이루는 스토리지 캐패시터의 제1전극인 것이 특징인 박막트랜지스터.
  7. 제1항에 있어서, 상기 서브게이트전극이 상기 게이트전극의 양측에 형성된 것이 특징인 박막트랜지스터.
  8. 제1항에 있어서, 상기 서브게이트전극이 상기 게이트전극의 일측에만 형성된 것이 특징인 박막트랜지스터.
  9. 박막트랜지스터의 제조방법에 있어서,
    1) 절연기판 상에 다결정 실리콘박막을 적층한 후, 패터닝하여 반도체 활성층을 형성하는 단계와,
    2) 상기 반도체 활성층 및 상기 절연기판의 노출된 표면에 제1절연막과 제1도전층의 순차적으로 증착한후, 패터닝하여 상기 반도체 활성층상에 게이트절연막이 개재된 게이트전극과, 상기 게이트전극 주변의 상기 반도체 활성층상에 게이트 절연막이 개재된 적정수의 서브게이트 전극을 형성하는 단계와,
    3) 상기 게이트전극과 상기 서브게이트전극의 일부를 덮는 이온주입 마스크를 형성한 후, 상기 이온주입 마스크를 이용하여 상기 반도체 활성층에 고농도의 불순물을 주입함으로써, 상기 반도체 활성층의 양측에 소오스영역 및 드레인영역을 형성하는 단계와,
    4) 상기 게이트전극 및 상기 서브게이트전극을 마스크로하여 상기 반도체 활성층에 저농도의 불순물을 주입하여 상기 게이트전극과 상기 서브게이트전극 사이의 하부에 위치한 상기 반도체 활성층에 엘디디영역을 형성하는 단계를 포함하여 이루어지는 박막트랜지스터 제조방법.
  10. 제9항에 있어서, 상기 4)단계의 공정후에,
    1) 상기 게이트전극, 상기 서브게이트전극 및 상기 반도체 활성층의 노출된 표면에 제2절연막을 적층한 후, 상기 제2절연막을 패터닝하여 상기 반도체 활성층상에 상기 소오스영역 및 드레인영역의 일부만을 노출시키는 콘택홀이 있는 층간절연막을 형성하는 단계와,
    2) 상기 콘택홀 내부 및 제2절연막의 노출된 표면에 제2도전물질을 적층한 후, 패터닝하여 상기 소오스영역 및 상기 드레인영역과 연결되는 소오스전극 및 드레인전극을 형성하는 단계와,
    3) 전면에 제3절연막을 형성한 후, 패터닝하여 상기 드레인전극을 일부노출시키는 콘택홀이 있는 보호막을 형성하는 단계와,
    4) 상기 보호막 상에 투명도전물질을 적층한 후, 패터닝하여 상기 드레인전극에 연결되는 화소전극을 형성하는 단계를 더 포함하여 이루어지는 것을 특징인 박막트랜지스터 제조방법.
  11. 제9항에 있어서, 상기 3)단계의 공정은 생략하여 엘디디영역을 오프셋영역으로 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  12. 제9항에 있어서, 상기 3)단계와 상기 4)단계를 역순으로 공정을 진행한 후, 상기 5)단계를 진행하는 것을 특징으로 하는 박막트랜지스터 제조방법.
KR1019960022713A 1996-06-21 1996-06-21 액정표시장치및그제조방법 KR100425855B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960022713A KR100425855B1 (ko) 1996-06-21 1996-06-21 액정표시장치및그제조방법
US09/882,031 US6563135B2 (en) 1996-06-21 2001-06-18 Thin film transistor and a method of forming the same
US10/196,292 US6589826B2 (en) 1996-06-21 2002-07-17 Thin film transistor and a method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022713A KR100425855B1 (ko) 1996-06-21 1996-06-21 액정표시장치및그제조방법

Publications (2)

Publication Number Publication Date
KR980006437A true KR980006437A (ko) 1998-03-31
KR100425855B1 KR100425855B1 (ko) 2004-07-19

Family

ID=37329289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022713A KR100425855B1 (ko) 1996-06-21 1996-06-21 액정표시장치및그제조방법

Country Status (2)

Country Link
US (2) US6563135B2 (ko)
KR (1) KR100425855B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342296A (zh) * 2016-05-02 2017-11-10 三星显示有限公司 半导体装置和包括该半导体装置的显示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2358083B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp Thin-film transistor and its manufacturing method
TW578308B (en) * 2003-01-09 2004-03-01 Au Optronics Corp Manufacturing method of thin film transistor
TWI222224B (en) * 2003-04-29 2004-10-11 Toppoly Optoelectronics Corp TFT structure and manufacturing method of the same
KR100987859B1 (ko) * 2003-11-03 2010-10-13 엘지디스플레이 주식회사 다결정실리콘 액정표시소자 및 그 제조방법
JP5076550B2 (ja) * 2006-04-03 2012-11-21 セイコーエプソン株式会社 半導体装置
KR101885248B1 (ko) 2011-08-17 2018-08-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR102302275B1 (ko) * 2015-02-28 2021-09-15 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105097828B (zh) * 2015-06-09 2018-11-09 武汉华星光电技术有限公司 Tft基板结构的制作方法及tft基板结构
KR102456077B1 (ko) * 2015-06-22 2022-10-19 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조방법
JP2020512683A (ja) * 2016-12-24 2020-04-23 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． 薄膜トランジスタアレイ基板、低温ポリシリコン薄膜トランジスタ、及び低温ポリシリコン薄膜トランジスタの製造方法
EP3565007A1 (en) * 2016-12-30 2019-11-06 Shenzhen Royole Technologies Co., Ltd. Thin-film transistor, display device, and manufacturing method for thin-film transistor
CN106783888B (zh) * 2017-01-03 2020-06-30 京东方科技集团股份有限公司 显示屏及其控制方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2662290B1 (fr) * 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
JP3160337B2 (ja) * 1991-12-25 2001-04-25 富士通株式会社 アクティブマトリックス液晶表示方法及び装置
US5650636A (en) 1994-06-02 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
JPH0864838A (ja) * 1994-08-26 1996-03-08 Casio Comput Co Ltd 薄膜トランジスタ
JP3471928B2 (ja) 1994-10-07 2003-12-02 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の駆動方法
US5929464A (en) * 1995-01-20 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-optical device
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
US5658808A (en) 1996-08-14 1997-08-19 Industrial Technology Research Institute Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342296A (zh) * 2016-05-02 2017-11-10 三星显示有限公司 半导体装置和包括该半导体装置的显示装置
CN107342296B (zh) * 2016-05-02 2023-08-11 三星显示有限公司 半导体装置和包括该半导体装置的显示装置

Also Published As

Publication number Publication date
KR100425855B1 (ko) 2004-07-19
US6589826B2 (en) 2003-07-08
US20010028058A1 (en) 2001-10-11
US20020182789A1 (en) 2002-12-05
US6563135B2 (en) 2003-05-13

Similar Documents

Publication Publication Date Title
KR100204071B1 (ko) 박막트랜지스터-액정표시장치 및 제조방법
KR900005613A (ko) 박막 트랜지스터 및 그 제조 방법과 전기 광학 표시 장치
KR940016837A (ko) 반도체 기억장치 및 그의 제조방법
KR980003732A (ko) 액정표시소자의 제조방법
KR950028198A (ko) 캐패시터 제조방법
KR980006437A (ko) 박막 트랜지스터 및 그 제조방법
KR960001843A (ko) 액정표시장치 및 그 제조방법
US8704305B2 (en) Thin film transistor
KR970024305A (ko) 액정표시장치용 박막 트랜지스터 기판의 제조방법
KR910020906A (ko) 반도체장치 및 그의 제조방법
KR19990065239A (ko) 박막트랜지스터 및 이의 제조방법
KR960030429A (ko) 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
KR100552286B1 (ko) 박막 트랜지스터 액정 표시 장치 및 그 제조 방법
KR970072491A (ko) 박막트랜지스터 및 그 제조방법
KR950026036A (ko) 반도체소자 및 그 제조방법
KR970003952A (ko) 스태틱 랜덤 액세스 메모리 및 그 제조방법
KR19980020041A (ko) 액정표시장치 및 그 제조방법
KR950001372A (ko) 액티브 매트릭스 패널 및 그 제조방법
KR950003908A (ko) 티에프티-엘시디(tft-lcd)의 저장 커패시터 구조 및 제조방법
KR970016714A (ko) 액정표시장치의 제조방법
KR100298431B1 (ko) 박막트랜지스터및그제조방법
KR960019778A (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR950033617A (ko) 액정표시장치의 제조방법
KR100590739B1 (ko) 액정 표시 장치 및 그 제조 방법
KR950007113A (ko) 반도체 메모리 장치 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 13

EXPY Expiration of term