KR970030809A - 마스크롬 제조방법 - Google Patents
마스크롬 제조방법 Download PDFInfo
- Publication number
- KR970030809A KR970030809A KR1019950043621A KR19950043621A KR970030809A KR 970030809 A KR970030809 A KR 970030809A KR 1019950043621 A KR1019950043621 A KR 1019950043621A KR 19950043621 A KR19950043621 A KR 19950043621A KR 970030809 A KR970030809 A KR 970030809A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- channel
- polysilicon film
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/383—Channel doping programmed
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 벌크-실리콘 웨이퍼를 사용하면서 SOI 웨이퍼에서의 우수한 특성을 동시에 만족시키는 마스크롬 제조 방법에 관한 것으로, 벌크-반도체기판에 절연막, 채널 폴리실리콘막을 형성하는 단계; 소자분리막을 형성하는 단계; 상기 채널 폴리실리콘막 상부에 게이트 절연막, 게이트 폴리실리콘막을 차례로 형성하는 단계; 상기 게이트 폴리실리콘막 상부에 게이트 패턴 형상을 위한 마스크로 사용될 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 사용하여 하부의 상기 게이트 폴리실리콘막, 게이트 절연막을 식각함으로써 게이트 영역 이외의 상기 채널 폴리실리콘막을 노출시키는 단계; 노출된 상기 채널 폴리실리콘막에 상기 채널과 반대형의 불순물을 도핑하여 소스/드레인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1c도는 본 발명의 일실시예에 따른 낸드형 마스크롬의 제조과정을 나타내는 공정 단면도.
Claims (3)
- 반도체기판상에 절연막, 채널 폴리실리콘막을 형성하는 단계; 상기 채널 폴리실리콘막 상부에 게이트 절연막, 게이트 폴리실리콘막을 차례로 형성하는 단계; 상기 게이트 폴리실리콘막 상부에 게이트 패턴 형성을 위한 마스크로 사용될 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 사용하여 하부의 상기 게이트 폴리 실리콘막, 게이트 절연막을 식각함으로써 게이트 영역 이외의 상기 채널 폴리실리콘막을 노출시키는 단계; 노출된 상기 채널 폴리실리콘막에 상기 채널과 반대형의 불순물을 도핑하여 소스/드레인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 마스크롬 제조방법.
- 제1항에 있어서, 상기 절연막은 2000 내지 8000Å 두께로 형성되는 것을 특징으로 하는 마스크롬 제조방법.
- 제1항에 있어서, 상기 채널 폴리실리콘막은 500 내지 2000Å 두께로 형성되는 것을 특징으로 하는 마스크롬 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950043621A KR100373368B1 (ko) | 1995-11-24 | 1995-11-24 | 마스크롬제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950043621A KR100373368B1 (ko) | 1995-11-24 | 1995-11-24 | 마스크롬제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970030809A true KR970030809A (ko) | 1997-06-26 |
KR100373368B1 KR100373368B1 (ko) | 2003-05-09 |
Family
ID=37416707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950043621A KR100373368B1 (ko) | 1995-11-24 | 1995-11-24 | 마스크롬제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100373368B1 (ko) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940003022A (ko) * | 1992-07-07 | 1994-02-19 | 김주용 | 폴리실리콘 박막 트랜지스터를 이용한 마스크 롬의 제조방법 |
-
1995
- 1995-11-24 KR KR1019950043621A patent/KR100373368B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100373368B1 (ko) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR980006525A (ko) | 반도체장치 반도체 집적 장치 및 반도체 장치의 제조방법 | |
KR950021776A (ko) | 평면형 절연게이트전계효과트랜지스터의 제법 | |
KR970030809A (ko) | 마스크롬 제조방법 | |
KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
KR970030905A (ko) | 트랜지스터 제조방법 | |
KR960035905A (ko) | 드레인 오프셋 구조의 박막 트랜지스터 제조 방법 | |
KR970053102A (ko) | 모스전계효과 트랜지스터의 제조방법 | |
KR970054340A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR970003962A (ko) | 반도체 소자의 고집적 트렌지스터 제조 방법 | |
KR970054524A (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
KR970054191A (ko) | 반도체장치 및 그 제조방법 | |
KR970030497A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
KR970052785A (ko) | 반도체 소자 제조방법 | |
KR930003423A (ko) | 반도체 장치의 제조방법 | |
KR960036142A (ko) | 박막트랜지스터 구조 및 제조방법 | |
KR960026165A (ko) | 반도체 소자 콘택홀 형성방법 | |
KR970054204A (ko) | 마스크 롬의 제조방법 | |
KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
KR970030507A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
KR970003479A (ko) | 반도체 장치의 매복접촉 형성방법 | |
KR970030902A (ko) | 트랜지스터 제조방법 | |
KR960019741A (ko) | 에스램(sram) 셀 및 그 제조방법 | |
KR970054258A (ko) | 박막트랜지스터 제조방법 | |
KR970053030A (ko) | 전계효과트랜지스터 제조 방법 | |
KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |