KR100373368B1 - 마스크롬제조방법 - Google Patents
마스크롬제조방법 Download PDFInfo
- Publication number
- KR100373368B1 KR100373368B1 KR1019950043621A KR19950043621A KR100373368B1 KR 100373368 B1 KR100373368 B1 KR 100373368B1 KR 1019950043621 A KR1019950043621 A KR 1019950043621A KR 19950043621 A KR19950043621 A KR 19950043621A KR 100373368 B1 KR100373368 B1 KR 100373368B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- channel
- polysilicon layer
- polysilicon film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/383—Channel doping programmed
Abstract
본 발명은 벌크-실리콘 웨이퍼를 사용하면서 SOI 웨이퍼에서의 우수한 특성을 동시에 만족시기는 마스크롬 제조방법에 관한 것으로, 벌크 반도체기판 상에 절연막, 채널 폴리실리콘막을 차례로 형성하는 단계, 상기 채널 폴리실리콘막에 불순물을 이온주입하는 단계, 상기 채널 폴리실리콘막 상부에 게이트 절연막, 게이트 폴리실리콘막을 차례로 형성하는 단계, 상기 게이트 폴리실리콘막 상부에 게이트 패턴 형성을 위한 마스크로 사용될 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 식각마스크로 상기 게이트 폴리실리콘막, 게이트 절연막을 식각하여 게이트 영역 이외의 상기 채널 폴리실리콘막을 노출시키는 단계, 및 상기 노출된 채널 폴리실리콘막에 상기 채널폴리실리콘에 이온주입된 불순물과 반대도전형의 불순물을 이온주입하여 소스/드레인을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 낸드(NAND)형 마스크롬 제조방법에 관한 것이다.
일반적으로, 마스크롬 제조시 벌크-실리콘(bulk-Si) 웨이퍼를 이용한 방법이 널이 이용되고 있으나, 드레인 캐패시턴스가 증가되어 비트라인 복구속도(recovery speed) 및 집적도가 떨어지며, 트윈 웰(twin well)을 형성해야만 하는 단점이 있다.
상기 단점을 보완하기 위한 종래의 다른 방법으로 SOI(Silicon On Insulator; 이하 SOI라 칭함) 웨이퍼를 이용하는 기술이 제안되고 있으나, 웨이퍼의 비용이 매우 비싸고, 실용화에는 많은 문제점이 따른다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 본 발명은 벌크-실리콘 웨이퍼를 사용하면서 SOI 웨이퍼에서의 우수한 특성을 동시에 만족시키는 마스크롬 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 벌크 반도체기판 상에 절연막, 채널 폴리실리콘막을 차례로 형성하는 단계, 상기 채널 폴리실리콘막에 불순물을 이온주입하는 단계, 상기 채널 폴리실리콘막 상부에 게이트 절연막, 게이트 폴리실리콘막을 차례고 형성하는 단계, 상기 게이트 폴리실리콘막 상부에 게이트 패턴 형성을 위한 마스크로 사용될 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 식각마스크로 상기 게이트 폴리실리콘막, 게이트 절연막을 식각하여 게이트 영역 이외의 상기 채널 폴리실리콘막을 노출시키는 단계, 및 상기 노출된 채널 폴리실리콘막에 상기 채널폴리실리콘에 이온주입된 불순물과 반대도전형의 불순물을 이온주입하며 소스/드레인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면 제 1A 도 내지 제 1C 도를 참조하여 본 발명의 실시예를 상술한다.
제 1A 도 내지 제 1C 도는 본 발명의 일실시예에 따른 낸드형 마스크롬의 제조과정을 나타내는 공정 단면도로서, 먼저, 제 1A 도에 도시된 바와같이 트윈 웰 형성 없이 벌크-실리콘 웨이퍼(1) 위에 2000 내지 8000Å 두께의 산화막(2)을 형성한 다음, 500 내지 2000Å 두께의 폴리실리콘막(도시 생략)을 형성한다. 이어서, SOI 즉, 얇은 상기 폴리실리콘막에 p-형 불순물을 도핑하여 채널용 폴리실리콘막(3)을 형성한 다음, 소자분리막(도시하지 않음)을 형성한다.
계속해서, 제 1B 도에서 상기 채널용 폴리실리콘막(3) 상부에 게이트 산화막(4), 게이트 폴리실리콘막(5)을 차례로 형성한 다음, 상기 게이트 폴리실리콘막(5) 상부에 게이트 패턴 형성을 위한 마스크로 사용될 감광막 패턴(6)을 형성한다.
끝으로, 제 1C 도에서 상기 감광막 패턴(6)을 식각마스크로 사용하여 하부의 상기 게이트 폴리실리콘막(5), 게이트 산화막(5)을 식각함으로써 게이트 영역 이외의 상기 채널용 폴리실리콘막(3)을 노출시키고, 노출된 상기 채널 용 폴리실리콘막(3)에 n+형 불순물을 이온주입한 다음, 열처리하여 소스/드레인(7)을 형성한다.
상술한 바와 같이 얇은 폴리실리콘에 의한 SOI를 형성하여 상기 SOI에 소스/드레인 및 게이트를 구비하는 트랜지스터를 형성할 수 있다.
상기와같이 이루어지는 본 발명은 다음과같은 효과를 얻을 수 있다.
첫째, 트윈 웰 형성 없이 마스크롬을 제조할 수 있어 공정이 간단하다.
둘째, 소자분리막의 선폭, 게이트 선폭등을 감소시켜 소자의 집적도를 증대시킬 수 있다.
세째, SOI 웨이퍼에서의 소자특성을 가진 마스크롬을 벌크-실리콘 웨이퍼 위에 제조할 수 있다.
네째, 드레인 캐패시턴스를 감소시켜 동작속도가 향상된다.
제 1A 도 내지 제 1C 도는 본 발명의 일실시예에 따른 낸드형 마스크롬의 제조과정을 나타내는 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 벌크-실리콘 웨이퍼 2 : 산화막
3 : 채널 폴리실리콘막 4 : 게이트 산화막
5 : 게이트 폴리실리콘막 6 : 감광막 패턴
7 : 소스/드레인
Claims (4)
- 벌크 반도체기판 상에 절연막, 채널 폴리실리콘막을 차례로 형성하는 단계;상기 채널 폴리실리콘막에 불순물을 이온주입하는 단계;상기 채널 폴리실리콘막 상부에 게이트 절연막, 게이트 폴리실리콘막을 차례로 형성하는 단계;상기 게이트 폴리실리콘막 상부에 게이트 패턴 형성을 위한 마스크로 사용될 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 식각마스크로 상기 게이트 폴리실리콘막, 게이트 절연막을 식각하여 게이트 영역 이외의 상기 채널 폴리실리콘막을 노출시키는 단계; 및상기 노출된 채널 폴리실리콘막에 상기 채널폴리실리콘에 이온주입된 불순물과 반대도전형의 불순물을 이온주입하여 소스/드레인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 마스크롬 제조방법.
- 제 1 항에 있어서, 상기 절연막은2000 내지 8000Å 두께로 형성되는 것을 특징으로 하는 마스크롬 제조방법.
- 제 1 항에 있어서, 상기 채널 폴리실리콘막은500 내지 2000Å 두께로 형성되는 것을 특징으로 하는 다스크롬 제조방법.
- 제 1 항에 있어서,상기 채널 폴리실리콘막을 형성하는 단계는,상기 절연막 상에 폴리실리콘막을 형성하는 단계; 및상기 폴리실리콘막에 채널용 P형 불순물을 도핑하는 단계를 더 포함하여 이루어짐을 특징으로 하는 마스크롬 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043621A KR100373368B1 (ko) | 1995-11-24 | 1995-11-24 | 마스크롬제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043621A KR100373368B1 (ko) | 1995-11-24 | 1995-11-24 | 마스크롬제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030809A KR970030809A (ko) | 1997-06-26 |
| KR100373368B1 true KR100373368B1 (ko) | 2003-05-09 |
Family
ID=37416707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950043621A KR100373368B1 (ko) | 1995-11-24 | 1995-11-24 | 마스크롬제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100373368B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940003022A (ko) * | 1992-07-07 | 1994-02-19 | 김주용 | 폴리실리콘 박막 트랜지스터를 이용한 마스크 롬의 제조방법 |
-
1995
- 1995-11-24 KR KR1019950043621A patent/KR100373368B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940003022A (ko) * | 1992-07-07 | 1994-02-19 | 김주용 | 폴리실리콘 박막 트랜지스터를 이용한 마스크 롬의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030809A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5559049A (en) | Method of manufacturing a semiconductor device | |
| JPS63140581A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH061818B2 (ja) | セルフアライン積重ねｃｍｏｓ構造を製造する方法 | |
| KR100213201B1 (ko) | 씨모스 트랜지스터 및 그 제조방법 | |
| JP3195618B2 (ja) | 超高集積半導体メモリ装置の製造方法 | |
| US5731240A (en) | Manufacturing method for semiconductor depositing device | |
| KR920010316B1 (ko) | 반도체장치의 제조방법 | |
| JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
| WO1981002493A1 (en) | Self-aligned buried contact and method of making | |
| KR100373368B1 (ko) | 마스크롬제조방법 | |
| KR20000045456A (ko) | 반도체소자의 제조방법 | |
| KR100649817B1 (ko) | 반도체소자의 제조방법 | |
| KR100281890B1 (ko) | 실리콘-온-인슐레이터 소자의 제조방법 및 그 구조 | |
| KR100360873B1 (ko) | 박막트랜지스터제조방법 | |
| KR0169599B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100390891B1 (ko) | 고집적반도체소자의제조방법 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| KR930009589B1 (ko) | 고집적 모스소자의 커패시터 제조방법 | |
| JP3521921B2 (ja) | 半導体装置の製造方法 | |
| KR0124642B1 (ko) | 반도체 소자의 제조방법 | |
| KR930009588B1 (ko) | 반도체 메모리 소자 제조방법 | |
| KR940002774B1 (ko) | 에스램 셀의 로드저항 제조방법 | |
| KR100232900B1 (ko) | 반도체 소자의 제조방법 | |
| KR960013507B1 (ko) | Sram의 제조방법 | |
| KR930009586B1 (ko) | 반도체 메모리 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |