KR950021776A - 평면형 절연게이트전계효과트랜지스터의 제법 - Google Patents

평면형 절연게이트전계효과트랜지스터의 제법 Download PDF

Info

Publication number
KR950021776A
KR950021776A KR1019940035541A KR19940035541A KR950021776A KR 950021776 A KR950021776 A KR 950021776A KR 1019940035541 A KR1019940035541 A KR 1019940035541A KR 19940035541 A KR19940035541 A KR 19940035541A KR 950021776 A KR950021776 A KR 950021776A
Authority
KR
South Korea
Prior art keywords
forming
field effect
main surface
semiconductor substrate
protrusions
Prior art date
Application number
KR1019940035541A
Other languages
English (en)
Other versions
KR100274076B1 (ko
Inventor
미끼오 무까이
Original Assignee
오가 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시기가이샤 filed Critical 오가 노리오
Publication of KR950021776A publication Critical patent/KR950021776A/ko
Application granted granted Critical
Publication of KR100274076B1 publication Critical patent/KR100274076B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel

Abstract

충분히 높은 캐리어이동도를 가진 평면형 절연게이트 전계효과 박막트랜지스터를 얻는다.
반도체기체(基體)의 제1의 주면측에 돌출부를 형성하는 공정과, 이 돌출부의 양측부에 게이트부를 형성하는 공정과, 이 돌출부 및 상기 양게이트부를 매입하여 상기 반도체기체상에 전면적으로 절연층을 형성하는 공정과, 반도체기체를 제2의 주면측으로부터 상기 돌출부의 저부가 노출되도록 상기 돌출부를 매입하는 절연층에 달하는 위치까지 삭제하는 공정을 채용하여 목적으로 하는 평면형 절연게이트 전계효과 박막트랜지스터를 제작한다.

Description

평면형 절연게이트 전계효과 박막트랜지스터의 제법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도~제6도는 본 발명의 제법의 일예의 일공정의 단면도.
제7도 및 제8도는 본 발명의 제법의 일예의 일공정의 평면도.

Claims (4)

  1. 반도체기체(基體)의 제1의 주면측에 돌출부를 형성하는 공정과, 이 돌출부의 양측부에 게이트부를 형성하는 공정과, 이 돌출부 및 상기 양게이트부를 매입하여 상기 반도체기체상에 전면적으로 절연층을 형성하는 공정과, 상기 반도체기체를 제2의 주면측으로부터 상기 돌출부의 저부가 노출되도록 상기 돌출부를 매입하는 절연층에 달하는 위치까지 삭제하는 공정으로 이루어지는 것을 특징으로 하는 평면형 절연게이트 전계효과 박막트랜지스터의 제법.
  2. 제1항에 있어서, 상기 게이트브의 형성공정전에, 상기 반도체기체의 제1의 주면상에 형성한 마스크를 사용하여 소스 및 드레인영역을 형성하는 공정을 가지는 것을 특징으로 하는 평면형 절연게이트 전계효과 박막트랜지스터의 제법.
  3. 제1항에 있어서, 상기 게이트브의 형성공정후에, 소스 및 드레인영역을 형성하는 공정을 가지는 것을 특징으로 하는 평면형 절연게이트 전계효과 박막트랜지스터의 제법.
  4. 제1항에 있어서, 상기 삭제하는 공정이 상기 반도체기체의 제2의 주면측으로부터 행하는 화학적 기계적 연마인 것을 특징으로 하는 평면형 절연게이트 전계효과 박막트랜지스터의 제법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035541A 1993-12-27 1994-12-21 평면형 절열게이트전계효과트랜지스터의 제법 KR100274076B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-333,576 1993-12-27
JP33357693A JP3252578B2 (ja) 1993-12-27 1993-12-27 平面型絶縁ゲート電界効果トランジスタの製法

Publications (2)

Publication Number Publication Date
KR950021776A true KR950021776A (ko) 1995-07-26
KR100274076B1 KR100274076B1 (ko) 2001-01-15

Family

ID=18267594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035541A KR100274076B1 (ko) 1993-12-27 1994-12-21 평면형 절열게이트전계효과트랜지스터의 제법

Country Status (3)

Country Link
US (1) US5563082A (ko)
JP (1) JP3252578B2 (ko)
KR (1) KR100274076B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121158A (en) * 1997-08-13 2000-09-19 Sony Corporation Method for hardening a photoresist material formed on a substrate
DE19853268C2 (de) 1998-11-18 2002-04-11 Infineon Technologies Ag Feldeffektgesteuerter Transistor und Verfahren zu dessen Herstellung
US6563131B1 (en) 2000-06-02 2003-05-13 International Business Machines Corporation Method and structure of a dual/wrap-around gate field effect transistor
FR2822293B1 (fr) * 2001-03-13 2007-03-23 Nat Inst Of Advanced Ind Scien Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier
US6960806B2 (en) * 2001-06-21 2005-11-01 International Business Machines Corporation Double gated vertical transistor with different first and second gate materials
JP4870288B2 (ja) * 2001-09-11 2012-02-08 シャープ株式会社 半導体装置およびその製造方法と集積回路と半導体システム
JP4870291B2 (ja) * 2001-09-26 2012-02-08 シャープ株式会社 半導体装置およびその製造方法および集積回路および半導体システム
US6611029B1 (en) * 2002-11-08 2003-08-26 Advanced Micro Devices, Inc. Double gate semiconductor device having separate gates
US7148526B1 (en) 2003-01-23 2006-12-12 Advanced Micro Devices, Inc. Germanium MOSFET devices and methods for making same
US8217450B1 (en) 2004-02-03 2012-07-10 GlobalFoundries, Inc. Double-gate semiconductor device with gate contacts formed adjacent sidewalls of a fin
DE102011115566A1 (de) 2011-10-10 2013-04-11 Austriamicrosystems Ag Hall-Sensor
KR102420327B1 (ko) * 2017-06-13 2022-07-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 구비한 표시 장치 및 이의 제조 방법
DE102018126911A1 (de) 2017-11-30 2019-06-06 Intel Corporation Gate-Schnitt und Finnentrimmisolation für fortschrittliche Integrierter-Schaltkreis-Struktur-Fertigung
KR20200083981A (ko) 2017-11-30 2020-07-09 인텔 코포레이션 진보된 집적 회로 구조체 제조를 위한 핀 패터닝

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1180067C2 (de) * 1961-03-17 1970-03-12 Elektronik M B H Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen
JP2582794B2 (ja) * 1987-08-10 1997-02-19 株式会社東芝 半導体装置及びその製造方法
JP2743391B2 (ja) * 1988-08-25 1998-04-22 ソニー株式会社 半導体メモリの製造方法
JPH02302044A (ja) * 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
US5177027A (en) * 1990-08-17 1993-01-05 Micron Technology, Inc. Process for fabricating, on the edge of a silicon mesa, a MOSFET which has a spacer-shaped gate and a right-angled channel path
US5315143A (en) * 1992-04-28 1994-05-24 Matsushita Electric Industrial Co., Ltd. High density integrated semiconductor device
JPH06252400A (ja) * 1992-12-28 1994-09-09 Sony Corp 横型絶縁ゲート型電界効果トランジスタの製法

Also Published As

Publication number Publication date
KR100274076B1 (ko) 2001-01-15
JP3252578B2 (ja) 2002-02-04
US5563082A (en) 1996-10-08
JPH07193238A (ja) 1995-07-28

Similar Documents

Publication Publication Date Title
KR950021776A (ko) 평면형 절연게이트전계효과트랜지스터의 제법
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR920005345A (ko) 터널 주입형 반도체장치 및 그 제조방법
KR910001966A (ko) 반도체장치의 제조방법
KR970067836A (ko) 반도체장치의 제조방법
KR960005896A (ko) 박막트랜지스터 제조방법
KR910008872A (ko) 반도체 소자와 그 제조방법
KR960019769A (ko) 박막트랜지스터 및 그 제조방법
KR980006461A (ko) 박막 트랜지스터의 게이트절연막 식각방법
KR940010387A (ko) 반도체 소자 제조방법
KR970030809A (ko) 마스크롬 제조방법
KR930003423A (ko) 반도체 장치의 제조방법
KR970054191A (ko) 반도체장치 및 그 제조방법
KR950007165A (ko) 반도체장치의 제조방법
KR940022754A (ko) Soi구조 모스패트(mosfet) 제조방법
KR950024331A (ko) 반도체 소자 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR950021102A (ko) 반도체 소자의 금속배선 형성방법
KR970003685A (ko) 모스 전계 효과 트랜지스터의 제조 방법
KR940010310A (ko) 박막 트랜지스터 제조방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR960015814A (ko) 반도체소자의 트랜지스터 형성방법
KR880008421A (ko) 다결정 실리콘 산화막 성장억제 방법
KR970013428A (ko) 질화막을 게이트절연막으로 사용한 다결정실리콘 박막트랜지스터 및 그 제조 방법
KR930017207A (ko) Mosfet 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030814

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee