KR940022754A - Soi구조 모스패트(mosfet) 제조방법 - Google Patents
Soi구조 모스패트(mosfet) 제조방법 Download PDFInfo
- Publication number
- KR940022754A KR940022754A KR1019930004337A KR930004337A KR940022754A KR 940022754 A KR940022754 A KR 940022754A KR 1019930004337 A KR1019930004337 A KR 1019930004337A KR 930004337 A KR930004337 A KR 930004337A KR 940022754 A KR940022754 A KR 940022754A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- soi structure
- episilicon
- structure mosfet
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims abstract 3
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 SOI 구조 모스패트(MOSFET) 제조방법에 관한 것으로, 종래의 기술에서 문제시 되었다.
게이트 형성시 생기는 단차와 채널에서의 문턱전압 조절의 불안정성을 해결하기 위해 제2에피실리콘층을 제2절연막 보다 높게 형성시켜 게이트와 소오스/드레인이 동일 평면상에 형성되게 함으로써 단차 문턱전압의 문제점을 해결하였고 공정을 단순화 하였다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(A) 내지 제2도(F)는 본 발명의 SOI구조 모스패트 공정 단면도.
Claims (3)
- 반도체기판(1)상에 제1절연막(2)과 제1에피실리콘층을 차례로 형성하고, 상기 제1에피실리콘층의 불필요한 부위를 제거하여 활성영역(3)을 형성하는 공정, 노출된 전표면에 제2절연막(4)을 형성하고 제2절연막(4)중 활성영역(3)의 상측부분을 선택적으로 제거하여 구멍을 형성하는 공정, 노출된 활성영역(3)의 표면을 씨드로하여 제2절연막(4)보다 높게 제2에피실리콘층(5)을 형성하는 공정, 상기 제2에피실리콘층(2)의 표면중 구멍의 상측부분에 제3절연막(6)과 게이트(7)를 형성하는 공정을 구비함을 특징으로 하는 SOI구조 모스패트 제조방법.
- 제1항에 있어서, 제2에피실리콘(5) 형성시 제2절연막(4)의 표면으로 부터의 두께를 1500Å정도로 높게 형성시킴을 특징으로 하는 SOI구조 모스패트 제조방법.
- 제1항에 있어서, 활성영역을 형성하기 위한 제1에피실리콘층(3)의 두께는 200-300Å임을 특징으로 하는 SOI구조 모스패트 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004337A KR100259068B1 (ko) | 1993-03-20 | 1993-03-20 | Soi 구조 모스패트 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004337A KR100259068B1 (ko) | 1993-03-20 | 1993-03-20 | Soi 구조 모스패트 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940022754A true KR940022754A (ko) | 1994-10-21 |
| KR100259068B1 KR100259068B1 (ko) | 2000-06-15 |
Family
ID=19352508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930004337A KR100259068B1 (ko) | 1993-03-20 | 1993-03-20 | Soi 구조 모스패트 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100259068B1 (ko) |
-
1993
- 1993-03-20 KR KR1019930004337A patent/KR100259068B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100259068B1 (ko) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| KR970030681A (ko) | 반도체장치의 제조방법 | |
| KR920010963A (ko) | Soi형 종채널 fet 및 그 제조방법 | |
| KR950021776A (ko) | 평면형 절연게이트전계효과트랜지스터의 제법 | |
| KR960026951A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR930001503A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR940022754A (ko) | Soi구조 모스패트(mosfet) 제조방법 | |
| KR940022917A (ko) | 채널로부터 분리된 드레인을 구비한 모스에프이티(mosfet) 소자의 제조 방법 | |
| KR950024300A (ko) | 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법 | |
| KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
| KR940010272A (ko) | 반도체소자의 스페이서 형성방법 | |
| KR970054267A (ko) | 플레쉬 메모리 소자 및 그 제조방법 | |
| KR970023894A (ko) | 박막트랜지스터 제조방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR940022892A (ko) | 박막 트랜지스터 제조방법 | |
| KR970077727A (ko) | 메스패트(mesfet)의 제조방법 | |
| KR960026450A (ko) | 반도체 소자의 mosfet 제조 방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR970013428A (ko) | 질화막을 게이트절연막으로 사용한 다결정실리콘 박막트랜지스터 및 그 제조 방법 | |
| KR970052228A (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR970054191A (ko) | 반도체장치 및 그 제조방법 | |
| KR940010387A (ko) | 반도체 소자 제조방법 | |
| KR940016920A (ko) | 저부게이트 박막트랜지스터 제조방법 | |
| KR950009975A (ko) | 박막 트랜지스터 제조방법 | |
| KR950004565A (ko) | 다결정 실리콘 박막 트랜지스터와 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |