KR970077727A - 메스패트(mesfet)의 제조방법 - Google Patents
메스패트(mesfet)의 제조방법 Download PDFInfo
- Publication number
- KR970077727A KR970077727A KR1019960014272A KR19960014272A KR970077727A KR 970077727 A KR970077727 A KR 970077727A KR 1019960014272 A KR1019960014272 A KR 1019960014272A KR 19960014272 A KR19960014272 A KR 19960014272A KR 970077727 A KR970077727 A KR 970077727A
- Authority
- KR
- South Korea
- Prior art keywords
- drain electrode
- source electrode
- active layer
- forming
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000005530 etching Methods 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims abstract 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
Abstract
본 발명은 MESFET 제조방법에 관한 것으로 특히, 하나의 기판상에 문턱전압이 서로 다른 MESFET를 제조하는데 적당하도록 한 MESFET 제조방법에 관한 것이다.
이를 위한 본 발명의 MESFET 제조방법은 기판상에 복수개의 활성층을 형성하는 제1공정과, 상기 각 활성층상에 하나의 소오스 전극과 드레인 전극이 위치되도록 복수개의 금속전극을 형성하는 제2공정과, 상기 소오스 전극 및 드레인 전극 사이의 활성층과 상기 소오스 전극, 드레인 전극 또는 상기 소오스 전극과 드레인 전극 양측의 활성층상에 적어도 하나의 개구부를 갖는 절연막을 형성하는 제3공정과, 상기 절연막을 마스크로 이용하여 활성층을 소정깊이로 식각하는 제4공정과, 상기 활성층이 소정깊이로 제거된 부분에 게이트 전극을 형성하는 제5공정을 포함하여 형성함을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (a) - (e)는 본 발명 MESFET의 제조방법을 나타낸 공정단면도.
Claims (4)
- 기판상에 복수개의 활성층을 형성하는 제1공정과, 상기 각 활성층상에 하나의 소오스 전극과 드레인 전극이 위치되도록 복수개의 금속전극을 형성하는 제2공정과, 상기 소오스 전극 및 드레인 전극 사이의 활성층과 상기 소오스 전극, 드레인 전극 또는 상기 소오스 전극과 드레인 전극 양측의 활성층상에 적어도 하나의 개구부를 갖는 절연막을 형성하는 제3공정과, 상기 절연막을 마스크로 이용하여 활성층을 소정깊이로 식각하는 제4공정과, 상기 활성층이 소정깊이로 제거된 부분에 게이트 전극을 형성하는 제5공정을 포함하여 형성함을 특징으로 하는 MESFET의 제조방법.
- 제1항에 있어서, 상기 소오스전극 또는 드레인 전극상의 개구부 면적을 조절하여 소자의 문턱전압을 조절하여 형성함을 특징으로 하는 MESFET의 제조방법.
- 제1항에 있어서, 상기 소오스 전극과 드레인 전극 양측의 개구부 면적을 가변하여 소자의 문턱전압을 조절함을 특징으로 하는 MESFET이 제조방법.
- 제1항에 있어서, 상기 소오스 전극, 드레인 전극 또는 상기 소오스 전극과 드레인 전극 양측의 개구부 면적을 가변하여 소자의 문턱전압을 조절함을 특징으로 하느 MESFET이 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960014272A KR100205365B1 (ko) | 1996-05-02 | 1996-05-02 | 메스패트의 제조방법 |
US08/841,723 US6046064A (en) | 1996-05-02 | 1997-04-24 | Method for fabricating chemical semiconductor device |
JP9127793A JP2863150B2 (ja) | 1996-05-02 | 1997-05-02 | 化合物半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960014272A KR100205365B1 (ko) | 1996-05-02 | 1996-05-02 | 메스패트의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970077727A true KR970077727A (ko) | 1997-12-12 |
KR100205365B1 KR100205365B1 (ko) | 1999-07-01 |
Family
ID=19457571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960014272A KR100205365B1 (ko) | 1996-05-02 | 1996-05-02 | 메스패트의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6046064A (ko) |
JP (1) | JP2863150B2 (ko) |
KR (1) | KR100205365B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197481A (ja) | 2004-01-08 | 2005-07-21 | Matsushita Electric Ind Co Ltd | 半導体スイッチ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5411914A (en) * | 1988-02-19 | 1995-05-02 | Massachusetts Institute Of Technology | III-V based integrated circuits having low temperature growth buffer or passivation layers |
US5668049A (en) * | 1996-07-31 | 1997-09-16 | Lucent Technologies Inc. | Method of making a GaAs-based laser comprising a facet coating with gas phase sulphur |
US5807765A (en) * | 1997-06-06 | 1998-09-15 | Northwestern University | Processing of Sb-based lasers |
-
1996
- 1996-05-02 KR KR1019960014272A patent/KR100205365B1/ko not_active IP Right Cessation
-
1997
- 1997-04-24 US US08/841,723 patent/US6046064A/en not_active Expired - Fee Related
- 1997-05-02 JP JP9127793A patent/JP2863150B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6046064A (en) | 2000-04-04 |
JPH1050728A (ja) | 1998-02-20 |
JP2863150B2 (ja) | 1999-03-03 |
KR100205365B1 (ko) | 1999-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
KR920000142A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR970063774A (ko) | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 | |
KR970077727A (ko) | 메스패트(mesfet)의 제조방법 | |
KR970072491A (ko) | 박막트랜지스터 및 그 제조방법 | |
KR100209743B1 (ko) | 박막 트랜지스터의 구조 및 제조방법 | |
KR970018737A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
KR950021463A (ko) | 박막트랜지스터 제조방법 | |
KR970013385A (ko) | 완전 자기정렬형 박막트랜지스터 및 그 제조방법 | |
KR980006140A (ko) | 박막트랜지스터 및 그 제조방법 | |
KR930020728A (ko) | 박막 트랜지스터와 그 제조 방법 | |
KR980005881A (ko) | 반도체 소자의 제조방법 | |
KR970024175A (ko) | 반도체장치 및 그 제조방법 | |
KR940016915A (ko) | 박막트랜지스터 제조방법 | |
KR950009975A (ko) | 박막 트랜지스터 제조방법 | |
KR940022754A (ko) | Soi구조 모스패트(mosfet) 제조방법 | |
KR970054513A (ko) | 박막트랜지스터 제조 방법 | |
KR970054191A (ko) | 반도체장치 및 그 제조방법 | |
KR960026973A (ko) | 박막트랜지스터 제조방법 | |
KR970072490A (ko) | 저온 폴리실리콘 박막 트랜지스터의 제조방법 | |
KR970030901A (ko) | 박막트랜지스터 제조방법 | |
KR960006086A (ko) | 이중 채널을 갖는 트랜지스터 및 그 제조방법 | |
KR970054484A (ko) | 완전 자기 정합형 박막 트랜지스터의 제조 방법 | |
KR950028019A (ko) | 파워디바이스 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080319 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |