KR980006140A - 박막트랜지스터 및 그 제조방법 - Google Patents
박막트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR980006140A KR980006140A KR1019960020666A KR19960020666A KR980006140A KR 980006140 A KR980006140 A KR 980006140A KR 1019960020666 A KR1019960020666 A KR 1019960020666A KR 19960020666 A KR19960020666 A KR 19960020666A KR 980006140 A KR980006140 A KR 980006140A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- insulating
- layer
- impurity semiconductor
- insulating film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000004065 semiconductor Substances 0.000 claims abstract 17
- 239000012535 impurity Substances 0.000 claims abstract 10
- 239000010408 film Substances 0.000 claims abstract 9
- 239000000758 substrate Substances 0.000 claims abstract 9
- 239000002184 metal Substances 0.000 claims abstract 5
- 238000000151 deposition Methods 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 자기정렬형 박막트랜지스터 및 그 제조방법에 관한 것으로, 절연성 기판과 절연성기판 상에 형성된 게이트전극과 상기 게이트전극 상에 상기 게이트전극을 마스크로한 배면노광법에 의해 절연막과 상기 절연막 및 상기 절연성기판 상에 형성된 게이트절연막과 상기 게이트절연막 상에 형성된 반도체층과 양쪽으로 분리되어 상기 반도체층 상에 형성된 불순물 반도체층과 상기 불순물 반도체층에 대응하여 양쪽으로 분리형성되어 소스전극과 드레인전극을 이루는 제2금속층으로 박막트랜지스터가 이루어짐으로, 기생용량(Cgs)이 기판전체에 걸쳐 일정하게 유지되고 불순물 반도체층이 연속적으로 증착되어 불순물 반도체층의 박리가 방지되고 반도체층과의 계면특성의 저하가 방지된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 박막트랜지스터의 제조방법을 나타낸 공정 단면도이다.
Claims (2)
- 절연성기판에 제1 금속층을 증착한 후 패터닝하여 게이트전극을 형성하는 단계와; 상기 게이트전극 및 상기 절연성기판 상에 제1 절연층을 증착하는 단계와; 상기 제1 절연층 상에 감광막을 도포하고 상기 게이트전극을 마스크로하여 배면 노광을 행한후 상기 제1 절연층을 에칭하는 단계와; 상기 에칭된 제1 절연층 및 상기 절연성기판 상에 제2 절연층, 반도체층 및 불순물 반도체층을 연속증착하는 단계와; 상기 반도체층과 상기 불순물 반도체층을 소정의 형상으로 패터닝하는 단계와; 상기 불순물 반도체층 및 상기 절연성기판 상에 제2 금속층을 증착하는 단계와; 상기 제2 금속층 및 상기 불순물 반도체층을 선택적으로 에칭하여 소스전극과 드레인 전극을 형성하는 단계를 포함하여 이루어지는 박막트랜지스터의 제조방법.
- 절연성기판과; 절연성기판 상에 형성된 게이트전극과; 상기 게이트전극 상에 상기 게이트전극을 마스크로 하는 배면노광법에 의해 형성된 절연막과; 상기 절연막 및 상기 절연성기판 상에 형성된 게이트절연막과; 상기 게이트절연막 상에 형성된 반도체층과; 양쪽으로 분리되어 상기 반도체층 상에 형성된 불순물 반도체층과; 상기 불순물 반도체층에 대응하여 양쪽으로 분리형성되어 소스전극과 드레인전극을 이루는 제2 금속층으로 이루어진 박막트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020666A KR100202234B1 (ko) | 1996-06-10 | 1996-06-10 | 박막트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020666A KR100202234B1 (ko) | 1996-06-10 | 1996-06-10 | 박막트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006140A true KR980006140A (ko) | 1998-03-30 |
| KR100202234B1 KR100202234B1 (ko) | 1999-06-15 |
Family
ID=19461363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960020666A KR100202234B1 (ko) | 1996-06-10 | 1996-06-10 | 박막트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100202234B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7867791B2 (en) | 2005-07-29 | 2011-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities |
-
1996
- 1996-06-10 KR KR1019960020666A patent/KR100202234B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100202234B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| ATE35067T1 (de) | Kleinflaechiger duennfilmtransistor. | |
| KR980006265A (ko) | 액티브매트릭스기탄 및 그 제조방법 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR970022414A (ko) | 액정표시 소자의 제조방법 | |
| KR910010731A (ko) | 반도체장치 및 그 제조방법 | |
| KR980006140A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR970072497A (ko) | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 | |
| KR970030892A (ko) | 박막트랜지스터의 구조 및 제조방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR960035905A (ko) | 드레인 오프셋 구조의 박막 트랜지스터 제조 방법 | |
| KR970054490A (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| KR950004583A (ko) | 박막 트랜지스터 제조방법 | |
| KR970054506A (ko) | 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법 | |
| KR950021761A (ko) | 박막트랜지스터 제조방법 | |
| KR930015096A (ko) | 박막 트랜지스터 제조방법 | |
| KR970030905A (ko) | 트랜지스터 제조방법 | |
| KR950033616A (ko) | 액정표시소자 제조방법 | |
| KR960036142A (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR970054507A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR970013385A (ko) | 완전 자기정렬형 박막트랜지스터 및 그 제조방법 | |
| KR960043051A (ko) | 박막트랜지스터 제조방법 | |
| KR19980046060A (ko) | 박막 트랜지스터 제조 방법 | |
| KR960006086A (ko) | 이중 채널을 갖는 트랜지스터 및 그 제조방법 | |
| KR950021061A (ko) | 실리사이드를 이용한 쌍극자 트랜지스터의 전극제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080131 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |